新型高速低功耗CMOS动态比较器的特性分析

为了降低sigma-delta模数转换器功耗,针对应用于sigma-delta模数转换器环境的UMC 0.18 μm工艺,提出1种由参考电压产生电路、预放大器、锁存器以及用作输出采样器的动态锁存器组成的新型高速低功耗的CMOS预放大锁存比较器.该比较器中输出采样器由传输门和2个反相器组成,可在较大程度上减少该比较器的功耗.电路采用标准UMC 0.18 μm工艺进行HSPICE模拟.研究结果表明:该比较器在1.8 V电源电压下,分辨率为8位,在40 MHz的工作频率下,功耗仅为24.4 μW,约为同类比较器功耗的1/3.     

用于流水线ADC的预运放-锁存比较器的分析与设计

提出了一种应用于开关电容流水线模数转换器的CMOS预运放-锁存比较器.该比较器采用UMC混合/射频0.18μm 1P6M P衬底双阱CMOS工艺设计,工作电压为1.8 V.该比较器的灵敏度为0.215 mV,最大失调电压为12 mV,差分输入动态范围为1.8V,分辨率为8位,在40 M的工作频率下,功耗仅为24.4 μW.基于0.18μm工艺的仿真结果验证了比较器设计的有效性.     

高速比较器的设计机理研究

针对高速比较器,定性分析了影响比较器速度的因素,探讨了在设计预放大锁存比较器时,如何调整前置放大器增益大小及减小比较器延时,定量给出比较器的前置放大器的增益及延时时间。最后基于VIS 0.4μm BCD工艺,使用Hspice进行了电路仿真分析,仿真结果验证了理论分析的正确性。     

高速高精度比较器的设计

根据预放大锁存快速比较理论,设计了一种应用于12 bit、1 MS/s逐次转换型模数转换器的比较器。采用上华0.5μm CMOS工艺,基于Hspice仿真工具,提出了测量预放大器和锁存器的失调电压的新方法。对已有失调校准技术进行改进,进一步降低了预放大器和锁存器的失调电压,显著提高了比较器的精度。采用Cadence Spectre进行仿真,结果表明,在5 V单电源电压、20 MHz时钟频率时,分辨率可以达到0.8 mV,满足12 bit SAR ADC的精度要求。     

低踢回噪声锁存比较器的分析与设计

为了减小踢回噪声引起的比较器参考电压的失调,着重对比较器进了分析和优化,设计了一种低踢回噪声锁存比较器,该比较器包含一级前置放大器和动态锁存比较器.锁存比较器采用两个正反馈锁存器和反馈环提高了锁存速度.采用0.6 μm Bipolar工艺的Hspice对电路进行了模拟.结果表明,在5.5V电源电压下,比较器的最高工作频率为200 MHz,分辨率在8位,功耗为55 μW,可以满足200 MS/s高精度Flash结构模数转换器的需求.     

高速低功耗CMOS动态锁存比较器的设计

提出一种高速低功耗动态锁存比较器,电路包含预放大器、锁存比较器和SR锁存器3部分.采用一种新的锁存比较器复位电路,该电路仅由一个P沟道金属氧化物半导体(PMOS)管构成,实现电荷的再利用,减小了延迟,降低了功耗.SR锁存器输入端口的寄生电容为锁存比较器的负载电容,对SR锁存器的输入端口进行改进,避免由于锁存比较器的负载电容失配导致的输入失调电压偏移的问题.电路采用TSMC 0.18μm互补金属氧化物半导体(CMOS)工艺实现.结果表明:电源电压为1.8V,时钟频率为1GHz时,比较器精度达0.3mV;最大输入失调电压为8mV,功耗为0.2mW;该比较器具有电路简单易实现、功耗低的特点.     

一种分辨率为9位的高速CMOS比较器

一种高速ＣＭＯＳ比较器,采用二级正反馈结构和一级推挽输出结构,通过优化传输速度和增益,在３μｍ工艺中,模拟表明它的最小分辨率±ＬＳＢ为±４．９ｍＶ,输入动态范围为±２．５Ｖ（±２．５Ｖ电源电压）,相应于９位比较精度,而工作频率达３０ＭＨｚ．用单层金属、双层多晶硅ＣＭＯＳ工艺实现,版图面积为２９５μｍ×２６６μｍ,功耗９．７２ｍＷ．     

一种采用时域比较器的低功耗逐次逼近型模数转换器的设计

基于CMOS 90 nm工艺设计了一款采用时域比较器的10位逐次逼近型模数转换器（successive approximation register analog-to-digital convertor,SAR ADC）.与传统动态比较器相比,时域比较器利用差分多级电压控制型延时线将电压信号转为时间信号,并通过鉴相器鉴别相位差而得到比较器结果,减小了共模偏移对比较器的影响和静态功耗.同时,电路采用部分单调式的电容阵列电压转换过程,有效减小电容阵列总电容及其功耗.仿真结果表明,在电源电压1 V,采样率308 kS/s,信号幅度0.9 V的情况下,有效位数（ENOB）为9.45 bits,功耗为13.48 μW.      

一种新型低kickback噪声的闩锁型比较器

提出了一种新的闩锁型比较器结构。由于它的低kickback噪声特性,此比较器特别适合应用于差分模拟－数字转换器(ADCs)。电路采用标准 0.35μm 的工艺进行模拟,结果显示此比较器在 3.3V 电源下采样频率为 400Ms/s,并且kickback噪声比传统结构减少了88%。     

高性能低功耗10 bit 100 MS/s SAR ADC

设计了一种高性能低功耗的10 bit 100 MS/s逐次逼近寄存器(SAR)模数转换器(ADC).基于优值(FOM)设计了一种数模转换器(DAC)单元电容确定法,从而实现了ADC性能和功耗之间的最优折中,得到了最小的后仿真优值为17.92 f J/步,以及与之对应的最优单元电容值1.59 f F.为了减小输入共模电压变化引起的信号敏感性失调,设计了改进的P型输入动态预放大锁存比较器,比较器采用共源共栅结构(cascode)作为P型预放大器的偏置,从而增加了预放大器的共模抑制比(CMRR).模数转换器采用1层多晶硅8层金属(1P8M)55 nm互补型金属氧化物半导体(CMOS)工艺进行了流片验证,在1.3 V电压和100 MS/s采样率的环境下进行测试,信噪失真比(SNDR)的值为59.8 d B,功耗为1.67 mW,有效电路面积仅为0.016 2 mm~2.     

高速CMOS运算跨导放大器

基于全差分结构介绍一种高速CMOS运算跨导放大器,该放大器由折叠共源共栅输入级和共源增益输出级构成,输出级采用极点-零点补偿技术以获取更大的带宽和足够的相位裕度。电路可用在10位20 MSps全差分流水线A/D转换器的采样/保持级或级间减法/增益级中。经过优化设计后,该放大器在0.6μmCMOS工艺中带宽为290 MHz,开环增益为85 dB,功耗为16.8 mW,满足高速A/D转换器要求的性能指标。     

一种CMOS过热保护电路

提出了一种用于集成电路内部的过热保护电路。采用0.6цmn阱互补金属氧化物半导体（CMOS）工艺的spectre仿真结果表明，此电路对因电源电压、工艺参数变化而引起的过热保护阈值点漂移有很强的抑制能力。通过引入反馈的方法解决了过热保护电路中热振荡带来的危害。     

A High-Speed Information Retrieval System

We cleveloped a high-speed information retrieval system. The system hased on the IXP 2800 is one of the dedicute device. The velocily of the information retrieval is 6.8 Gb/s. The protocol support Telnet, FTP, SMTP, POP3 etc. various networks protocols. The information retrieval supports the key word and the natural language process. This paper explains the hardware system, software system and the index of the performance.     

一种高速顺序采样方法

论述了一种适用于低速采样系统采集高频宽带周期信号的高速顺序采样方法 .利用在本地锁相环产生的一个与信号重复周期Trep相近的时钟信号作为采样保持电路的控制信号 ,采样时钟周期Ts 与信号重复周期之间的差值为ΔT =± (Ts-Trep) ,而时间ΔT反映了等效采样的时间分辨力 .探讨了锁相环路的设计和系统触发原理 ,给出了差频采样的原理框图及相应的触发电路 .该方法突破了传统顺序采样在使用商用可编程延时器时的局限性 ,在测控、虚拟仪器、信息处理等领域具有广泛的应用前景     

一种简单的CMOS过温保护电路

目的 对已有的过温保护电路进行分析,提出一种结构简单,功耗较低的过温保护电路.方法 引用峰值电流源作为启动电路,并尝试避免使用传统的迟滞比较器,采用了简单的结构实现比较功能.结果 实现了一种简单的过温保护电路的设计.结论 Hspice仿真结果 表明该电路可以实现过温保护.     

一种新的单端输入迟滞比较电路

设计了一种结构特殊的迟滞比较器.电路为单端输入,翻转电压以及迟滞电压均由电路内部产生,通过对电路内部的参数调节即可改变翻转电压和迟滞电压的具体值.电路自身具有一个结构简单的电流源产生电路,不需要从外界获取偏置电压、仅由电源供电,因此有很强的独立性.通过0.6 μm CMOS工艺来实现,HSpice仿真结果表明:在3 V的工作电压下翻转电平可设置在100～240 mV之间,迟滞电压能精确到5 mV,瞬态响应时间小于1 μs.     

一种新型快速的公钥加密方案

借鉴NTRU公钥密码体制的设计思想,提出了一种基于因式分解困难性的全新公钥加密方案.该方案安全、简单、高效,易于实现,且密文具有随机性的特点,非常适合于小数据量和受限环境(如手机、智能卡)下的加密通信.     

一种高精度的 CMOS 电流基准

设计了一种高精度的电流基准电路.电路采用正温度系数和负温度系数的电流并联相加,并考虑了电阻的温度系数,得到与温度无关的基准电流源.说明了核电流基准的工作原理,并给出设计公式和误差分析.电路采用0.6 μm CMOS 工艺实现,仿真结果表明,在3 V的电压下,电路的耗电电流为105 μA,在温度-40～120℃范围内,输出电流为5 μA,温度漂移为72 ppm/℃.