PFM神经网络VLSI电路的故障诊断应用

为了改变传统的基于软件的故障诊断模式,发挥神经网络超大规模集成电路(VLSI)的优势,提出了一种用于故障诊断的改进脉冲频率调制(PFM)模拟神经网络脉冲流VLSI电路.利用单层感知器网络、场效应管电路实现了一种新的数字模拟混合突触乘法/加法器电路.以此电路为基础,设计了进行主轴承磨损故障诊断的神经网络故障识别系统.用含有故障信息的噪声信号代替振动信号进行特征值提取,经过前置信号处理分析、故障特征值提取和神经网络运算,最后得出代表待诊断测试信号与标准故障模板之间"欧氏距离"的VLSI电路输出端电容的电压值.根据各个电压值,可以判断出故障类别.该电路具有较高的识别精度,可以实现实时在线的故障诊断.     

一种基于测试数据两维压缩的BIST新方案

为压缩内建自测试(BIST)期间所需测试数据存储容量,提出了一种新的基于测试数据两维压缩的BIST方案。建议方案首先使用多扫描链相容及重排的方法对测试集进行宽度压缩,然后使用折叠计数器方案进行长度压缩,该建议方案的结构与标准的扫描设计是相容的;试验结果表明,与其他BIST方案相比,建议方案的测试数据存储容量和测试时间都大量减少。     

边界扫描环境下的板级互连测试及其BIST实现

互连测试对于电路板的生产和维护具有重要意义.针对现有互连故障检测BIST(built in selftest)实现方法存在测试时间长、硬件开销大等问题,本文提出了一种改进的BIST结构,并阐述了其各组成部分,即查找表(look-up table,LUT)、测试向量生成器(test pattern generator,TPG)、输出响应分析器(output response analyzer,ORA)的设计过程.该实现方法可在保证高故障检测率的前提下,降低硬件开销,缩短测试时间,同时还可避免多驱动器冲突,使测试能够安全进行.     

改进的基于STUMPS架构的BIST电路设计

传统的STUMPS测试方法,存在测试时间长和故障覆盖率不够高的缺点。现采用Test-Per-Clock方式和向量压缩的方法处理待测电路,减少测试时间;用随机测试模式加存储测试模式来提高故障覆盖率。经ISCAS85标准测试电路验证,新方案取得了令人满意的结果。     

定点DSP芯片的一种BIST结构设计与实现

在内建自测试的基本原理上实现了一种有效地适用于16位定点DSP的BIST设计方案,包括内部逻辑的BIST设计和Memory的BIST设计;通过与IEEE 1149.1兼容的边界扫描技术来对BIST实现控制,并提供电路板级的测试.测试结果证明,该设计的故障覆盖率达到了98%以上,确保了DSP芯片的品质.     

基于VLSI技术的实时图像匹配阵列结构的研究

通过分析图像匹配算法特点，推导了图像匹配算法的一维表示公式，进而给出了两种串行输入／串行输出方式的实时图像匹配ｓｙｓｔｏｌｉｃ阵列结构，计算了上述两种结构执行图像匹配操作所需的时间。结果表明，两种结构充分利用了算法内在的并行性、流水性、规则性，满足实时要求，适合ＶＬＳＩ技术实现。     

一款通用CPU的存储器内建自测试设计

存储器内建自测试（memory built-in self-test,MBIST)是一种有效的测试嵌入式存储器的方法，在一款通用CPU芯片的可测性设计（design-for-testability,DFT)中，MBIST作为cache和TLB在存储器测试解决方案被采用，以简化对布局分散，大小不同的双端口SRAM的测试。5个独立的BIST控制器在同一外部信号BistMode的控制下并行工作，测试结果由扫描链输出，使得测试时间和芯片引脚开销都降到最小，所采用的march13n算法胡保了对固定型故障，跳变故障，地址译码故障和读写电路的开路故障均达到100%的故障覆盖率。     

边界扫描技术及其在VLSI芯片互连电路测试中的应用

本文介绍了支持JTAG标准的IC芯片结构、以PC机作平台,针对由两块Xilinx公司的xc9572_pc84芯片所互连的PCB板,结合边界扫描技术,探讨了芯片级互连故障的测试与诊断策略。体现了边界扫描技术对于芯片互连故障测试检验效率高,控制简单方便,易于实现的优越性。     

一种改进的PWM型VLSI神经网络的设计

神经网络的超大规模集成电路 (VL SI)实现是发挥其优势的有效途径。改进了现有的基于脉宽调制 (PWM)技术的 VL SI神经网络设计方式。提出了一种结构简单的突触乘法器 ,它的精度高、线性范围大 ,而且不受开关噪声的影响。设计了一个增益可调的电压型 sigmoid变换电路 ,用以实现不同的神经元激活函数。提出一个 PWM所必需的电压-脉冲转换电路 ,它具有较高的转换精度和线性度。以这 3种电路为基础设计了一个解决异或 (XOR)问题的 PWM型VL SI神经网络。模拟结果表明其功能正确 ,具有较高的识别速度 ,适于神经网络的 VL SI实现     

一种改进型双级捕获系统研究及其VLSI实现

针对以匹配滤波器捕获作为前端,串行滑动相关器作为后级验证的普通双级捕获算法占用资源较多并且结构复杂的缺点,提出了一种改进型的双级捕获系统.该系统在前端利用积分时间较短的串行相关器快速跳过同步阶段,在后端采用不同积分时间的串行相关器组进行验证,并采用了一种改进的(1+M/N)检测算法.最后通过FPGA+DSP的硬件平台实现了捕获电路,利用Modelsim仿真验证了改进型双级捕获算法电路中各个模块的正确性.性能比较结果表明,相比普通双级捕获系统,所提出的系统不仅可以有效降低资源使用量,而且较大地提高了检测概率.     

MPEG-2运动补偿的VLSI设计

基于ＭＰＥＧ－２解码中运动补偿的控制复杂、数据吞吐量大，实现较困难，提出了一种适合于ＭＰＥＧ－２ＭＰ＠ＭＬ的运动补偿硬件实现方案，解决了时序分配，输入输出控制等较难处理的问题。文中的方案已经采用ＶＨＤＬ描述，并使用电子设计自动化（ＥＤＡ）工具进行了模拟和验证。结果表明，方案满足ＭＰＥＧ－２解码的要求，可用于ＭＰＥＧ－２的ＶＬＳＩ实现。     

改进的离散小波变换流水线VLSI结构

为了解决离散小波变换的流水线超大规模集成电路(VLSI)结构硬件开销大的问题,在翻转结构的基础上,提出了一种改进的流水线VLSI结构.该结构采用合并提升步骤和流水线设计的方法,有效调整了原始数据的运算路径;其二维离散小波变换的结构由列滤波模块、2×2转置模块、行滤波模块和缩放模块4部分组成;行和列滤波器同时进行滤波,2×2转置模块实现了用几个寄存器代替大量的中间转置存储空间,并引入4选1的多路选择器到缩放模块中.实验结果表明,在关键路径的约束条件下,这种结构有效减小了硬件开销,降低了功耗.     

A vector inserting TPG for BIST design with low peak power consumption

A test pattem generator(TPG)which can highly reduce the peak power consumption during built-in self-test(BisT)application is proposed.The pmposed TPG,called Lppe-TPG,consists of a linear feedback shift register(LFSR)and some control circuits.A procedure is presented firstly to make compare vectors between pseudorandom test patterns by adding some circuits to the original LFSR and secondly to insert some vectors between two successive pseudorandom test patterns according to the ordinal selection of every two bits of the compare vector.Then the changes between any successive test patterns of the test set generated by the Lppe-TPG are not more than twice.This leads to a decrease of the weighted switching activity(WSA)of the circuit under test(CUT)and therefore a reduction of the power consumption.Experimental results based on some isCAS'85 benchmark circuits show that the peak power consumption has been reduced by 25.25% to 64.46%.Also.the effectiveness of our approach to reduce the total and average power consumption is kept,without losing stuck-at tault coverage.     

Helix Scan:A Scan Design for Diagnosis

Scan design is a widely used design-for-testability technique to improve test quality and efficiency. For the scan-designed circuit, test and diagnosis of the scan chain and the circuit is an important process for silicon debug and yield learning. However, conventional scan designs and diagnosis methods abort the subsequent diagnosis process after diagnosing the scan chain if the scan chain is faulty. In this work, we propose a design-for-diagnosis scan strategy called helix scan and a diagnosis algorithm to address this issue. Unlike previous proposed methods, helix scan has the capability to carry on the diagnosis process without losing information when the scan chain is faulty. What is more, it simplifies scan chain diagnosis and achieves high diagnostic resolution as well as accuracy. Experimental results demonstrate the effectiveness of our design.     

VLSI design of 3D display processing chip for binocular stereo displays

In order to develop the core chip supporting binocular stereo displays for head mounted display(HMD)and glasses-TV,a very large scale integrated(VLSI)design scheme is proposed by using a pipeline architecture for 3D display processing chip(HMD100).Some key techniques including stereo display processing and high precision video scaling based bicubic interpolation,and their hardware implementations which improve the image quality are presented.The proposed HMD100 chip is verified by the field-programmable gate array(FPGA).As one of innovative and high integration SoC chips,HMD100 is designed by a digital and analog mixed circuit.It can support binocular stereo display,has better scaling effect and integration.Hence it is applicable in virtual reality(VR),3D games and other microdisplay domains.     

高效椭圆曲线签名算法核心运算VLSI设计

针对椭圆曲线签名算法要使用的乘法器和除法器提出了一种新的结构，并在此基础上进行了系统设计。该设计进行了ASIC综合和仿真，其仿真结果和理论分析相符合，与其他设计相比，在时间复杂度上有所提高。     

二维布图结构的VLSI单元优化算法

针对阵列优化问题提出了一种反复“压缩”和“放松”的算法ＳＱＵＥＥＺＥＲ。此算法在每一“压缩”和“放松”过程中，首先使用“贪婪的”（ｇｒｅｅｄｙ）方法来压缩布图面积，直到面积不再减小，再对被压缩在一起的单元进行“放松”，允许布图面积适当增大，使布图的拓扑结构得以改变，然后对放松的布图再进行“压缩”和“放松”。算法对给定的初始布图反复地“压缩”和“放松”，直到满足终止条件（如几次选代过后布图面积不再减小等）为止。测试实验结果表明，本算法和“模拟退火”算法一样，具有绕开局部最优的能力，且运算速度较快。实验结果令人满意。