一种无短停止距离及短环的准循环LDPC码构造方法

短停止距离及短环的存在使准循环LDPC(QC-LDPC)码的BER性能比随机构造的LDPC码的性能差,然而现有的准循环LDPC(QC-LDPC)码设计方法并没有同时考虑消除短停止距离和短环.为此,本文给出构造准循环LDPC码无短停止距离(停止距离为2和3)和无短环(4环和6环)的充要条件,解决了构造任意长度无短停止距离且无短环的QC-LDPC码的设计问题,为系统分析法构造校验矩阵提供了理论依据.在有效消除了短停止距离和短环的同时,使QC-LDPC码具有较大的最小汉明距离.实验结果表明,在中短码和长码时按照本文所提出定理设计的QC-LDPC码具有明显优于随机构造的LDPC码性能,且无错误平层.     

扩展原模图LDPC短码的优化构造

为设计高纠错性能且低复杂度的准循环-低密度奇偶校验(QC-LDPC)短码,提出了扩展原模图的码优化构造方法.在优化的原模图基础上,通过优化删除节点及扩展该模板校验节点为复合线性分组码扩展节点,并提升子矩阵维度来构造高效短码长QC-LDPC码.采用针对准循环基矩阵渐进边增长(PEG)扩展和准循环-改进的渐进环外消息度(QC-IACE)算法,优化搜索循环置换子矩阵偏移量,联合优化与改善码字停止集、陷阱集及围长与环分布等关系,综合提高码性能.仿真表明:所构造的QC-LDPC短码具有较好的误比特率性能,接近现有高性能随机码字,但码长较短,复杂度和编译码延迟相对较低.     

基于Stanley序列的QC-LDPC码新颖构造方法

针对准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC-LDPC)码的短环结构会严重影响码字纠错性能的问题,基于Stanley序列(Stanley sequence,SS)提出一种围长至少为8的QC-LDPC码新颖构造方法。从Stanley序列中选取某些特定元素构成一个呈递增关系的集合,利用穷举算法搜索出满足无环4和环6条件的元素得到另一个递增集合,构造相应的指数矩阵,得到其奇偶校验矩阵。仿真结果表明,在误码率(bit error rate,BER)为10^-6时,所构造的SS-QC-LDPC码与同码率码长的其他QC-LDPC码码型相比,其净编码增益均有一定提升,因而其纠错性能较好,且无错误平层现象。此外,该构造方法的计算复杂度较低。     

准循环LDPC码快速编译码算法及DSP实现

为了降低准循环低密度奇偶校验QC-LDPC(quasi-cyclic low-density parity-check)码编译码算法的复杂度,研究了QC-LDPC码的构造方法.介绍了一种由校验矩阵构造系统生成矩阵的简化方法,该方法可以在很大程度上降低编码复杂度,实现线性编码.基于上述校验矩阵结构,译码提出了Turbo串行消息传递的最小和译码算法(TMS算法).在保持性能基本不变的情况下,改善消息传递的收敛特性,同时降低译码复杂度.基于定点DSP结构,设计了一种高效LDPC码编译码器.仿真结果表明,该算法以较低的复杂度实现了QC-LDPC码的快速编译码.     

基于Fibonacci-Lucas序列构造大围长QC-LDPC码的方法

基于斐波那契-卢卡斯序列并结合三角旋转法提出一种围长至少为8的斐波那契-卢卡斯准循环低密度奇偶校验(fibonacci-lucas quasi-cyclic low-density parity-check, F-L-QC-LDPC)码的构造方法。该方法所构造的F-L-QC-LDPC码不存在四环和六环,计算复杂度低,硬件实现简单且节省硬件存储空间,具有优秀的纠错性能。仿真结果表明,当误码率(bit error rate,BER)为10-6时,该方法所构造的码长为2 700且码率为0.5的码型,相较于基于Fibonacci数列并结合三角旋转法构造的同码长码率的QC-LDPC(2 700,1 352)码,净编码增益(net coding gain,NCG)提高了约1.0 dB,相较于基于卢卡斯数列大围长构造方法构造的QC-LDPC(2 700,1 353)码,NCG提高了约1.6 dB。且同样条件下,该方法构造的码长为2 580且码率为0.5的码型与基于等差数列构造的QC-LDPC(2 580,1 292)码相比,NCG提高了约1.0 dB。     

Circulant矩阵构造准循环LDPC码的旋转环长分析法

低密度奇偶检验(QC-LDPC:Quasi-Cyclic Low-Density Parity-Check)码的环长分布影响决定着LDPC码的解码效果和编码复杂度,但其分析较困难.为此,首次提出旋转距离分析法,用于分析基于Circulant矩阵构造的准循环低密度奇偶校验码(QC-LDPC码)的环分布,并给出了任何一个基...     

基于Hoey序列的QC-LDPC码构造方法

基于Hoey序列提出了一种列重为3,并环长至少为8的准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC-LDPC)码的新颖构造方法,该构造方法能避免短环的产生,有较好的纠错性能,可通过改变参数值进而改变码长和码率.对提出的构造方法进行了环长至少为8的证明,用Matlab搭建了通信系统的仿真模型,并在此模型基础上对基于该构造方法构造的QC-LDPC(900,452)码进行了仿真分析,仿真平台是在高斯白噪声(additive white Gaussian noise,AWGN)信道下,调制方式为二进制相移键控(binary phase shift keying,BPSK)调制,译码算法为和积算法(sum product algorithm,SPA).仿真结果表明,当误码率(bit error rate,BER)相同时,利用该构造方法所构造的QC-LDPC(900,452)码的净编码增益(net coding gain,NCG)比基于等差数列(arithmetic progression sequence,APS)构造的QC-LDPC(896,452)码以及基于最大公约数(greatest common divisor,GCD)构造的QC-LDPC(900,453)码的NCG都提高了,且所有码的码率均为0.5.     

斐波那契-卢卡斯序列的Type-Ⅱ QC-LDPC码构造

针对Type-Ⅱ低密度奇偶校验(Type-Ⅱ QC-LDPC)码中存在着权重为2的循环矩阵而容易产生短环,从而影响译码收敛的问题,基于斐波那契-卢卡斯序列提出一种Type-Ⅱ斐波那契-卢卡斯准循环低密度奇偶校验(Type-Ⅱ F-L-QC-LDPC)码的构造方法.Type-Ⅱ F-L-QC-LDPC与Type-I QC-LDPC码相比不仅增大了码字间最小距离上限,同时还消除了环长为四的环,纠错性能优秀,译码收敛较快,所需存储元素少,计算复杂度低,硬件实现简单.仿真结果表明:当误码率(BER)为1×10~(-6)时,利用该构造方法所构造的码率为0.6的Type-Ⅱ F-L-QC-LDPC(3 650,2 192)码与利用完备循环差集数学思想构造的Type-Ⅱ CDS-QC-LDPC(3 650,2 192)码以及利用Sidon数列数学思想构造的Type-Ⅱ S-QC-LDPC(3 650,2 192)码相比,其净编码增益(NCG)分别提高了约0.21和0.1 d B.且在同样条件下,该方法构造的码率为0.5的码型与Type-Ⅱ CDS-QC-LDPC(3 652,1 826)码相比,NCG提高了约0.2 d B.     

大围长可快速编码QC-LDPC码的构造

准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC-LDPC)码是一种应用广泛的编码技术,该技术主体包含校验部分和信息部分。现有的编码技术主要针对校验部分进行研究改进,而缺乏对信息矩阵的构造来提升编码性能,并且信息部分和校验部分相互独立从而降低了编码的性能。针对该问题,提出一种大围长可快速编码的QC-LDPC码构造方法,该方法将最大公约数(greatest common divisor, GCD)算法、行列加减值和掩饰技术引入到校验矩阵得到一种改进型下三角结构的校验矩阵,构造出的QC-LDPC码兼容了大围长和低编码复杂度的双重特性,从而提升编码灵活性。仿真结果显示与GCD算法构造的围长为8的QC LDPC码相比较,提出的快速编码方法在误码率(bit error rate, BER)为10-5时获得0.25 dB的编码增益;与基于渐进边长(progress edge growth,PEG)算法构造的随机码相比较,构造的非规则QC-LDPC码在误码率为10-5时码字性能提高了约0.1 dB。     

基于二维优化的QC-LDPC码构造方法

研究了基于置换阵的QC-LDPC码圈长分布、ACE分布与对应的基矩阵结构之间的关系.在此基础上,提出在PEG构造框架下,联合优化校验矩阵圈长分布和ACE分布的QC-LDPC码构造方案.该构造方法不是单纯的以消除短圈或增加圈的ACE为目的,而是通过对圈长和ACE设定一个合理的约束关系,将ACE小的短圈尽量排除.由于基矩阵维数较少,新构造方法能够以较低的复杂度优化得到自适应多个扩张系数的基矩阵,从而得到一族不同码长的QC-LDPC码.仿真结果表明,在相同码率和节点度分布的条件下,新构造方法得到的一系列不同长度的码字,在BP算法下的性能都要优于IEEE802.16e中对应的QC-LDPC码字.     

基于掩盖技术的非规则QC-LDPC码构造算法的研究

提出了一种基于掩盖技术的非规则QC(quasi-cyclic)-LDPC码的构造算法.仿真结果及分析表明该方法构造的非规则QC-LDPC码具有如下优点:性能优于直接构造的规则QC-LDPC码且可与随机构造的非规则码的性能相媲美;与随机构造的非规则码的误码率、误帧率相比具有较低的地板效应;由于具有准循环结构,因而可实现线性编码;掩盖技术克服了随机构造中长码长的非规则LDPC码时搜索时间较长的缺陷.     

基于等差数列的QC-LDPC码构造方法

提出了一种可进行快速编码的准循环低密度奇偶校验(QC-LDPC)码构造方法.首先利用等差数列(AP)得出基矩阵,然后使用循环置换矩阵(CPM)行列循环移位和修饰技术对其进行改进,最后得到校验矩阵,且该矩阵具有大围长和新型准双对角线结构的特点.仿真结果表明:在相同条件下,当误码率(BER)为1×10~(-6)时,相比基于局部优化搜索(LOS)算法构造出的LOS-QC-LDPC(3112,1556)码、大列重(LCW)低复杂度的LCW-QC-LDPC(3110,1555)码、基于Mackay算法构造的Mackay(3110, 1555)码和基于最大公约数(GCD)算法构造的GCD-QCLDPC(3110,1555)码,所构造的码率为0.5的AP-QC-LDPC(3110,1555)码的净编码增益(NCG)分别提高了约0.29,0.37,0.54,0.65 dB,其纠错性能较好,且具有编码复杂度低和可快速编码的优点.     

基于BIBD与基区组元素组合的QC-LDPC码

为了满足通信系统中对纠错码高纠错能力及低误码率的要求,基于平衡不完全区组设计(BIBD)构造了一种既适用于加性高斯白噪声(AWGNC)和二元删除信道(BEC)的基区组元素组合的准循环低密度奇偶校验(QC-LDPC)码,记为BIBDcom-QC-LDPC.该方法大幅减少了传统构造方法校验矩阵中6,8环的个数.仿真结果表明:在AWGNC下,当误码率(BER)为1×10-6时,所构造的BIBDcom-QC-LDPC(6572,6150)码的净编码增益(NCG)比传统方法和循环置换矩阵(CPM)行(列)分解法构造的QC-LDPC码分别改善了约0.25和0.10dB.并且在BEC下所构造的BIBDcom-QC-LDPC(4044,3370)码的性能要优于传统方法和CPM行(列)分解法构造的QC-LDPC码.     

一种改进的QC-LDPC码及其编码器FPGA实现

为了提高低密度准循环奇偶校验码（quasi-cyclic low density parity check codes,QC-LDPC）的编码码率灵活性和降低该码的实现复杂度,提出了一种改进的 QC-LDPC 码构造方法,并通过构造校验矩阵设计出了几种高码率码型,仿真结果表明该码在中、长帧长时性能优于相近参数的传统 QC-LDPC 码;针对该码型设计了一种基于随机存取存储器（random-access memory,RAM）的编码器硬件架构,通过存储地址指针实现对校验矩阵的存储,使得编码器能灵活地实现变码率和变帧长编码。采用 verilog 硬件描述语言在 Spartan-3 XC3S1500芯片上实现了编码器。综合结果显示：新的硬件编码架构较基于移位寄存器的传统 QC-LDPC 码的编码器硬件架构,在编码延时保持相同而硬件资源大幅降低的情况下,编码器系统的最高频率达到了225．174 MHz,能满足高速编码需求。     

基于模数哥隆尺的新颖eALT-QC-LDPC码构造方法

基于模数哥隆尺,提出一种扩展近似下三角阵结构的准循环低密度奇偶校验（extending approximate lower triangular structure-quasi cyclic-low density parity check,eALT-QC-LDPC）码新颖构造方法,该方法无需计算机搜索即可完全消除长度为4,6,8的短环,通过设置不同的参数即可构造出多种码型。所提出的构造方法在确保线性编码复杂度前提下,大大改善了码字性能。仿真结果表明,所构造的码率0.66的eALT-QC-LDPC（5 913,3 952）码,码率0.63的eALT-QC-LDPC（3 648,2 289）,码率0.5的eALT-QC-LDPC（1 116,565）以及eALT-QC-LDPC（684,349）码的纠错性能比同码率码长度分布的渐进边增长（progress edge growth,PEG）码和围长至少为8的同码率码长的QC-LDPC码都得到了一定程度的改善。其中码率为0.5的eALT-QC-LDPC码与IS-GPS-800协议中随机构造的LDPC码误码率性能比较接近,但所构造的新eALT-QC-LDPC码编译码易实现,极大地降低了存储空间,对导航系统信道编码方案具有重要的参考价值。     

基于迭代填充法的LDPC码设计

提出一种构造低密度奇偶校验码(LDPC码)的新方法-迭代填充法(IF法),在此基础上构造了IF-LDPC码.研究证明了迭代填充法的相关性质,同时给出了一种规则和准规则IF-LDPC码编码器设计算法.IF-LDPC码的码长和码率取值灵活,可实现线性编码,做到O(M)的编码复杂度(M为信息位长度).同时,该码结构易于部分并行译码器实现.仿真结果表明:IF-LDPC码与QC-LDPC码相比,编码增益有0.5～1.1 dB的改善,可达到与Mackay随机码相比拟甚至更优的性能.     

准循环低密度校验码在浅海水声通信系统中的性能

讨论了准循环低密度校验码(QC-LDPC)在浅海水声信道中的实现方案.选取合适的浅海水声信道模型,针对强多径干扰进行了仿真.仿真结果表明,采用和积译码算法的QC-LDPC码编码复杂度较低,但性能接近于随机构造的低密度校验码.受多径效应影响,在浅海水声系统中采用QC-LDPC码时,信道误码率会随着衰落率的减小而略有下降,但仍能保持较好的纠错性能.     

基于LTE-QC结构的速率兼容LDPC码优化构造方法

LDPC码是低密度的线性分组码,此种码的低密度特性使其具有逼近香农限的优良性能,从而成为纠错码研究的热点.对LDPC码的速率兼容构造进行系统的分析和研究,在此基础上进一步研究了速率兼容LDPC码的编/译码算法以及构造,并以IEEE802.16e协议规定的LDPC码为基础,用一种基于树形结构的短环检测方法进行短环检测,并且对其中的六环进行处理,得到一种经过短环结构优化的LTE-QC-LDPC码,同时给出了在AWGN信道下使用BP译码算法的误码性能仿真图.研究和仿真结果说明,经过六环优化后的LTE-QC-LDPC码具有很好的速率兼容特性,并且可以线性编码具有良好的误码率性能.     

QC-eIRA码的构造及其变码率编码器FPGA实现

针对非规则重复累积码(extended irregular repeat-accumulate, eIRA)校验矩阵中H_1矩阵的随机性,提出采用有限域构造H_1矩阵的方法,并构造出了几种高码率码型。新构造码型既保留了eIRA码特殊的结构,同时又具有准循环LDPC码(quasi-cyclic low density parity check codes, QC-LDPC)的特点。仿真结果表明,当码长达到8175时,新构造码型的性能明显优于QC-LDPC码,在中长码长时表现出较好的性能。基于新码型结构特点,设计通过读写随机存储器(random-access memory,RAM)实现校验位计算的编码器硬件架构,采用Verilog HDL在Virtex 4 xc4vlx60芯片上实现了编码器,结果显示,相比于基于移位累加器组的传统QC-LDPC码,新的编码架构占用的硬件资源大幅降低,且更利于灵活实现变码率编码。     

基于矩阵分解的有限几何LDPC码的研究

随机构造的LDPC（low density parity check codes）码长的增加,所需存储空间过大,编码复杂度过高.针对该问题,研究了具有代数结构的有限几何LDPC码.基于有限域几何空间的点和线来构造校验矩阵,并通过矩阵行列分解得到不同码率、码长的非规则QC-LDPC码.该类LDPC码是准循环码,其编码复杂度与码长成线性关系,对应的Tanner图没有4环存在.仿真结果表明：MSK调制、AWGN信道条件下,该类码与类似参数的随机码相比较,当信道误码率为10-6时,译码增益约为0.05～0.15dB.