共查询到20条相似文献,搜索用时 15 毫秒
1.
基于IEEE 802.16d OFDM系统的FPGA设计 总被引:1,自引:0,他引:1
研究基于IEEE 802.16d OFDM系统的FPGA实现.首先探讨了基于802.16d的OFDM系统FPGA设计的构架.然后采用VHDL硬件描述语言实现了发送端和接收端各个模块.最后选用了Altera公司Cyclone Ⅱ系列的EP2C35F484C6芯片,在Quartus Ⅱ软件环境下对VHDL代码进行了综合. 相似文献
2.
基于FPGA+DSP嵌入式捷联导航系统设计 总被引:3,自引:0,他引:3
介绍了一种以Altera公司Cyclone系列的EP1C12Q240I7 FPGA芯片为主控制器和TI公司高性能数字信号处理器TMS320C6722为捷联解算协处理器的双CPU结构的新型捷联导航系统,该系统充分利用了EP1C12Q240I7控制能力强、设计灵活和TMS320C6722的处理速度快、浮点数据处理能力强的特性,FPGA与DSP通讯采用双口RAM方式.系统具有采样速度快、浮点处理精度高、稳定性好等特点,可以充分满足捷联系统的要求. 相似文献
3.
通过NiosII处理器及可编程片上系统(SOPC),设计了一套电子收费(ETC)专用芯片的验证与测试平台.该平台采用Altera CycloneII EP2C35F672C6N现场可编程门阵列(FPGA)芯片,根据ETC专用芯片的功能,对FPGA芯片内的NiosII处理器核配置相关外设,并编写NiosII应用软件,完成ETC专用芯片的FPGA验证和测试.实践表明,该平台可以提高系统的可复用性,缩短芯片开发周期,降低成本. 相似文献
4.
为扩展嵌入式圆机选针数据的存储空间,提高选针数据读写速度,结合Altera公司的主流FPGA芯片EP1C6Q240的实际系统,在FPGA中采用了模块化设计方式,给出了一种基于FPGA的SDRAM控制器的实现方法.分析了所用SDRAM的特点、原理,介绍了SDRAM控制器的组成框图及各模块功能,给出了读写SDRAM的时序图. 相似文献
5.
基于FPGA+DSP的高速数据采集系统设计 总被引:1,自引:0,他引:1
介绍了1种基于FPGA和DSP的高速数据采集系统的设计和实现,其FPGA采用Altera公司ACEX 1K系列的EPIK5OTC144_3器件,DSP芯片采用TI公司TMS320系列的TMS320C6713器件.该系统将A/D采样的数据送往FPGA,经过FPGA预处理后送到DSP,最终通过USB接口送到主控台,其系统的数据采集的实时速度最高可达到100 MB/s,适用于大部分的高速数据采集场合. 相似文献
6.
本文是作者毕业设计的一部分.介绍了基于声信号处理的系统设计方法,包括FPGA系统硬件设计、输入设计、EP1CT100C8的JTAG配置、FPGA的芯片配置、FPGA系统软件设计等几个部分. 相似文献
7.
为了实现两幅图像的半透明叠加的VGA显示,根据图像叠加原理和VGA显示原理,使用Altera公司的FPGA芯片CycloneⅣEP4CE15F17C8作为控制核心,采用Verilog HDL语言实现图像叠加Alpha算法,采用移位操作解决FPGA处理浮点运算问题,通过外部按钮来控制图像的透明度.用FPGA控制实现图像叠加的VGA实时显示,该设计方案具有体积小、成本低、速度快、工作稳定等优点.Modelsim仿真结果和实际显示效果验证了设计的正确性与可行性. 相似文献
8.
很多设计中都是为FPGA设置一个基于12C总线的主控制器接口,而将FPGA作为12C总线上的从器件则很少,但事实上,低速主控单片机和受控高速FPGA从处理器组成的系统应用场景很广.因此本文分析了12C总线的操作过程,得到了状态机,在此基础上用VHDL语言实现了遵从12C总线协议的从器件接口.实践表明,所设计的从器件接口工作良好,具有一定的实用价值. 相似文献
9.
周登荣 《四川大学学报(自然科学版)》2009,46(1):127-131
利用DDS (直接数字频率合成)原理、采用FPGA(现场可编程门阵列)芯片EP1C3T144C8实现系统时序及进行波形RAM的设计,并采用单片机进行显示控制及频率和相位设置,实现了高分辨率任意波形信号输出. 相似文献
10.
基于FPGA的液晶驱动智能片上系统的设计方法.SOPC系统以FPGA为核心控制器,在Altera公司CycloneⅢ系列芯片EP3C25F324C8Z上,以SOPC Builder为设计环境,搭建了NiosⅡ嵌入式处理器及相应的外围驱动电路;利用FPGA丰富的逻辑资源及结合按各个功能分块的模块化设计思想,设计了SDRAM模块、FLASH模块、VGA模块、PLL模块等IP软核,并将多个模块组建到一片FPGA芯片上,实现了640×480液晶显示驱动控制.经过调试验证了基于FPGA硬件设计的正确性、可行性. 相似文献
11.
《陕西理工学院学报(自然科学版)》2016,(5):22-27
为了克服通用VGA控制系统核心体系结构不易修改的问题,设计并实现了一种基于FPGA显示控制系统。采用Altera的CycloneⅡEP2C5Q208C8为核心控制芯片,用Verilog HDL语言实现了各个模块,并利用FPGA内部的RAM实现了VGA对汉字的显示。设计结果表明,图像和彩带信号以及文字能由FPGA处理器控制、显示。 相似文献
12.
很多设计中都是为FPGA设置一个基于I2C总线的主控制器接口,而将FPGA作为I2C总线上的从器件则很少,但事实上,低速主控单片机和受控高速FPGA从处理器组成的系统应用场景很广.因此本文分析了I2C总线的操作过程,得到了状态机,在此基础上用VHDL语言实现了遵从I2C总线协议的从器件接口.实践表明,所设计的从器件接口工作良好,具有一定的实用价值. 相似文献
13.
介绍基于单片机的FPGA配置原理,着重介绍采用89C2051单片机和串行FLASH存储器24C515组成的PS被动式配置板实现对FLEX10K10配置. 相似文献
14.
介绍了支持USB2.0协议的接口芯片CY7C68013,利用芯片的SlaveFIFO从机模式,实现了FPGA和PC之间的数据传输并详细介绍在SlaveFIFO模式下CY7C68013和FPGA之间数据传输的软硬件设计. 相似文献
15.
FPGA与I2C总线器件接口设计 总被引:3,自引:0,他引:3
本文介绍了现场可编程门阵列FPGA与I2C总线器件接口的设计方法.其特点是用VHDL语言编程,利用FPGA的普通I/O口模拟产生I2C总线规程的接口信号时序,实现PFGA与I2C总线器件的数据通信.本文给出了PFGA与I2C总线存储器件24CO1/02连接的硬件和软件设计的应用实例. 相似文献
16.
数字信号处理(Digital Signal Process,DSP)+可编程阵列逻辑(Field Program Gate Way,FPGA)正在广泛应用于复杂的数字信号处理领域。针对DSP与FPGA单个处理器性能有限、不够灵活等问题,提出DSP+FPGA架构的系统设计方案,基于TMS320C6748(DSP)和EP3C40Q240C8N(FPGA)芯片的外部存储器接口(External Memory Interface,EMIF)实现了DSP+FPGA的协同处理系统。该系统利用FPGA在底层算法的优势与DSP在复杂算法的优势,具有硬件结构灵活、通用性强等特点,相较于单个芯片提高了系统性能,经过测试该系统运行稳定,无误码时通信速率可达到20 MB/s. 相似文献
17.
根据三重数据加密算法(3DES)的原理,采用全流水线和有限状态机,实现了基于现场可编程门阵列(FPGA)的3DES电路的仿真.基于Cyclone系列的EP3C40F780C6型FPGA芯片,采用自顶向下的设计思想进行电路的模块划分,有效的完成了3DES算法的总体结构和各个子模块的电路设计.利用超高速集成电路硬件描述语言(VHDL)完成了3DES加密算法的编写,并利用Altera公司的QuartusⅡ9.0综合工具对电路进行了仿真验证及逻辑综合.结果表明,该设计基本实现各模块的功能,获得了稳定的加密性能. 相似文献
18.
基于FPGA的图像处理系统 总被引:1,自引:0,他引:1
针对目前采用通用计算机、多CPU并行、DSP等方法实现实时图像处理的不足,研究了一种基于FPGA的图像处理系统,由图像采集和图像处理基本算法两部分组成.图像采集选用OV7670图像传感器,其内部集成了传感器及图像处理单元,可以直接输出数字信号给FPGA.图像处理选用Altera公司的Cyclone II系列的FPGA芯片,在芯片上完成了图像采集的控制,模拟了I2 C总线协议,通过设计FPGA的内部逻辑实现了图像灰度化、中值滤波、边缘检测等图像处理基本算法,使处理速度远远快于软件方法.仿真结果显示:该系统实现了实时图像的快速采集和处理,最高能达到30帧/s,并且分辨率为640×480. 相似文献
19.
GPS信号捕获是GPS接收机的关键技术,针对常用的GPS接收机中采用的串行滑动相关捕获技术速度慢的缺点,设计了基于FPGA的频域快速捕获算法.与传统的时域相关捕获算法相比,采用FFT技术的频域捕获算法可以快速捕获到多普勒频移及C/A码相位延时.同时使用了系统级建模工具System Generator设计快速捕获算法的FPGA硬件方案,并采用时分复用的方式使每次相关运算共用一个FFT核,节省了大量的硬件资源. 相似文献