VLSI设计仿真系统研究

本文介绍了以国际标准硬件描述语言ＶＨＤＬ作为输入的ＶＬＳＩ设计仿真系统的实现过程，实现了全定制式集成电路的版图设计、模拟验证与分析的全过程；解决了长期以来硬件描述语言不统一的问题；实现了ＶＬＳＩ设计自动化的宿愿；为教学提供了良好的实习环境。     

一种MELSEC—NOVELL网关的设计与实现

在分析了ＮＯＶＥＬＬ网和ＭＥＬＳＥＣ网的基础，提出一种ＭＥＬＳＥＣ－ＮＯＶＥＬＬ网关的硬件设计实现方法。     

硬件描述语言在专用集成电路设计中的应用

介绍了硬件描述语言ＶＨＤＬ的特点，讨论了ＶＨＤＬ语言与计算机高级语言的区别及寄存器ＰＴＬ描述方式的限制，阐述了在可编程ＡＳＩＣ设计吵降低目标器件硬件资源占用率的技巧及方法。     

硬件描述标准语言及其应用

硬件描述标准语言ＶＨＤＬ已成为一种国际标准，在它在实现电子设计自动化及计算机协同设计方面起着重要的作用，本文简要地介绍了ＶＨＤＬ模型，并以实例说明它在逻辑设计与综合中的应用。     

VHDL行为描述的功能模拟

硬件描述标准语言ＶＨＤＬ已成为一种国际标准，它在实现电子设计自动化方面起着重要的作用。本文介绍了ＶＨＤＬ行为描述的功能模拟技术，以及实现方法。     

具有抗噪性能的运动检测的硬件实现

设计了用硬件实现的两种检测算法的原理框图。可实时对２５６×２５６的图像进行运动目标检测处理。用硬件实现了噪声的实时检测与计算，为门限值的确定提供了依据。按照所提出的算法建立的实时系统具有较强的抗噪能力和一定的自适应能力，它具有简单、实时的特点，其结构可以扩展到处理５１２×５１２的图像，适合于ＶＬＳＩ的实施。     

VHDL 行为描述的功能模拟

硬件描述标准语言ＶＨＤＬ已成为一种国际标准，它在实现电子设计自动化方面起着重要的作用．本文介绍了ＶＨＤＬ行为描述的功能模拟技术，以及实现方法     

基于模拟的嵌入式系统开发环境

在集成系统中为软件与硬件分别设计了ＥＳＤＬ语言和ＥＨＤＬ语言·ＥＳＤＬ是ＡＮＳＩＣ的超集,它为嵌入式编程增加了一些数据类型·ＥＨＤＬ语言是ＶＨＤＬ语言的子集·一个基于离散事件的模拟器被用来控制软件、硬件的模拟运行·开发人员可以利用调试器调试嵌入式软件及整个嵌入式系统·利用这个虚拟的集成环境,软件开发人员可以在设计初期发现与硬件相关的错误,硬件开发人员可以获得系统功能的真实描述·硬件、软件的设计错误可以在系统制造之前被发现、修改·     

具有抗噪性能的运动检测的硬件实现

设计了用硬件实现的两种检测算法的原理框图．可实时对２５６×２５６的图像进行运动目标检测处理．用硬件实现了噪声的实时检测与计算，为门限值的确定提供了依据．按照所提出的算法建立的实时系统具有较强的抗噪能力和一定的自适应能力，它具有简单、实时的特点．其结构可以扩展到处理５１２×５１２的图像，适合于ＶＬＳＩ的实施．     

8051单片机在真空净油机控制中的应用

以５１系列８７５１为核心与ＩＣＬ７１３５，ＭＣ１４４８９，ＧＡＬ１６Ｖ８等芯片组成的真空净油机自动控制系统，替代人工控制。其硬件设计主要有４路数据采集，多路选择Ａ／Ｄ转换、串行数据显示、以及用ＧＡＬ编程来实现键盘译码等。由主控模块、中断子程序、温控、键盘管理子模块等组成软件系统。整个系统采取了一系列抗干扰措施，提高处理净化绝缘油的精度和产量。     

RTL组合电路描述的Verilog HDL编译器的设计

设计了一个针对ISCAS85／89Benchmark,用于RTL组合电路VerilogHDL描述的编译器,这个编译器可以作为RTL电路测试研究的辅助工具,在对VerilogHDL和RTL描述的特点进行分析的基础上,阐述了该编译器解析VerilogHDL描述、创建功能模块类库和RTL描述转化为无层次分块的门级描述的基本原理,提出了主要问题的解决策略。     

Verilog HDL与SystemC的语法等效性

针对电子系统设计中使用不同语言制约设计效率的问题,研究了SystemC2.0与VerilogHDL的语法在基本语法结构、时间模型、等待和事件模型、调度模型等方面的等效性,得出如下结论:对于门级以上级别的描述,所有的VerilogHDL的描述总可以在SystemC中找到对应描述;开发EDA设计工具,实现从VerilogHDL描述的知识产权自动转换到SystemC描述是可行的.     

一种Verilog的操作语义

用形式化的方法描述了硬件描述语言Verilog的语法和语义,建立了一个Verilog的操作语义模型。分别用二元组和四元组描述Verilog非并发和并发成分的状态,刻画了不同语句的状态转换规则,并用实例描述了并发程序的执行过程,证明了该操作语义模型的正确性。     

用Verilog HDL开发生物芯片的探讨

为了降低生物芯片的制作成本，使其能批量生产，可采用一种优秀的硬件描述语言Verilong HDL进行开发．用Verilog HDL开发生物芯片，根据自身的设计思路形式化抽象表示电路的结构和行为能提高电路设计效率、缩短芯片制作周期、降低芯片的制作成本，并为大规模批量生产提供有利的条件，因此用Verilog HDL开发生物芯片具有良好的发展前景．     

硬件描述语言VHDL到Verilog的翻译

分析了两种常用硬件描述语言 Verilog和 VHDL的语言特征 ,找出它们之间内在的对应关系 ,并阐述了由 VHDL向 Verilog语言翻译的实现方法。这对于硬件设计具有辅助作用     

用Verilog HDL 实现CPU基本流水线

用硬件描述语言Verilog HDL实现了CPU基本流水线，在寄存器级显示了CPU流水线的内部结构，指令的动态流水执行情况可以通过前仿真形成波形图进行观察．     

Verilog的一个操作语义模型

提出了一个Verilog的操作语义模型。选择了Verilog的一个子集作为研究对象,该子集包括了Verilog最重要的语言特征,如事件控制,时延,并发性等;定义了程序状态空间及其上的状态迁移系统。     

一种高效的Verilog预处理工具的实现

使用Perl语言,采用面向对象的编程(OOP)方法,讨论了一种Verilog预处理工具的设计.这种设计,使该预处理工具能支持多进程预处理,允许同时处理多个文件,从而提高了预处理的效率.本设计由多个函数构成,并且采用Package形式对预处理工具进行封装,外界环境通过调用Package里面的函数进行预处理,以及间接访问Package的内部数据结构.实验结果表明,该预处理工具能完全实现Verilog预处理的功能,与非OOP设计的预处理工具比较,OOP方法明显提高了预处理工具的效率.     

从Verilog到VHDL的翻译器VtoV的设计与实现

研究硬件描述语言Verilog和VHDL共有的语言特性,研制SUN SPARC2工作站环境下的翻译系统。在SUN SPARC2工作站平台上使用C＋＋提取出一个组通用的硬件数据结构,可以进行代码重用。在SUN SPARC2工作站上设计和实现了一个从硬件描述语言Verilog到VHDL的翻译器VtoV。该翻译器能够实现从Verilog的行为子集到VHDL的转换。     

EDA技术中的硬件描述语言——Verilog HDL

电子设计自动化 (EDA)的关键技术之一是要求采用形式化方法来描述数字系统的硬件电路 ,VerilogHDL是目前功能最强大的EDA硬件描述语言之一 ,本文在介绍VerilogHDL语法结构的基础上 ,结合电路实例进一步阐述VerilogHDL易学、简洁、灵活、高效的编程风格