软件无线电中CIC滤波器的性能改进

由于传统的CIC滤波器调谐参数固定且受限,频谱响应不理想,不能灵活运用于软件无线电中.通过分析传统的CIC滤波器结构和功率谱密度,提出一种改进型的CIC滤波器.改进型CIC滤波器每级采用不同延时,使其灵活调谐.通过MATLAB进行仿真,并调节参数,由于折叠进入通带,可使改进型的CIC滤波器在零点附近区域引起的镜像混叠减至最小,得到较好的旁瓣抑制和镜像衰减,证明其性能更优.     

改进的高性能级联积分梳状滤波器

为解决应用于采样率变换系统中的级联积分梳状(CIC)滤波器通带失真大和阻带衰减小对其应用的限制,在分析传统CIC滤波器传输函数和频谱特性的基础上,引入二级可调参数简单滤波器,设计一种高性能CIC滤波器。仿真结果表明,它与同级数规模的内插二阶多项式CIC滤波器、锐化CIC滤波器相比,阻带衰减分别提高20dB、80dB;通带性能得到较大改善;实现复杂度较低。因此,它适用于对通带、阻带性能和实现复杂度要求较高的采样率变换系统。     

改进的高性能级联积分梳状滤波器

为解决应用于采样率变换系统中的级联积分梳状(CIC)滤波器通带失真大和阻带衰减小对其应用的限制,在分析传统CIC滤波器传输函数和频谱特性的基础上,引入二级可调参数简单滤波器,设计一种高性能CIC滤波器。仿真结果表明,它与同级数规模的内插二阶多项式CIC滤波器相比,阻带衰减提高20dB;同锐化CIC滤波器相比,阻带衰减提高80dB;通带性能得到较大改善;实现复杂度较低。因此,它适用于对通带、阻带性能和实现复杂度要求较高的采样率变换系统。     

基于FPGA的新型抗混叠CIC抽取滤波器的设计与实现

针对传统的积分梳状滤波器在用作抽取抗混叠滤波器时,通带偏差和混叠镜像衰减难以满足软件无线电系统需要的问题,设计采用内插二阶多项式级联锐化CIC滤波器的改进方法,扩展了其通带带宽的同时提高了阻带衰减,并应用SOPC设计软件dspbuilder在一片FPGA芯片上予以实现,简化了设计流程,降低了成本和开发周期.     

改进型CIC抽取滤波器的研究与设计

由于CIC（级联积分梳状）滤波器不需要乘法运算和存储系数,因此实现非常简单,在采样率变换过程中经常使用CIC滤波器进行数字滤波.在CIC滤波器概念的基础上,提出了基于正弦函数的补偿滤波器与基于锐化技术的改进型CIC滤波器,补偿滤波器与锐化技术二者用来改善CIC滤波器的通带与阻带特性.通过对CIC滤波器及其改进型的综合性能进行对比体现出所设计滤波器的优点.     

频响改善的低功耗CIC抽取滤波器

针对传统递归型CIC(cascaded-integrated comb filters)抽取滤波器功耗较大、频率响应特性不理想的缺陷,设计了一种改进的非递归型CIC抽取滤波器.利用降序素数分解和多相分解使CIC滤波器以多级多相的低功耗结构实现,通过适当增大级联因子提高抽取器的混叠抑制比,同时利用一个2阶的SIN型补偿滤...     

全加结构抽取和补偿滤波器的高效实现

针对接收机设计中使用有限冲击响应(FIR)滤波器对级联积分梳状(CIC)抽取滤波器进行补偿滤波的问题,提出了一种全加结构无乘法运算的FIR补偿滤波器实现方式.通过对FIR补偿滤波器系数的近似,将滤波器系数用与它最接近的{2n}集合中的一个数表示,将滤波器乘法运算转换为移位运算,整个补偿滤波运算仅由滤波器阶数个加法单元构成.仿真结果表明,这种采用系数近似的算法在实现高速运算的同时,可以满足对CIC抽取滤波器进行补偿滤波的要求.     

一种改进结构的LTCC滤波器

提出了一种新的LTCC(低温共烧陶瓷)带通滤波器的结构及其理论依据.在一般LTCC模块内部,通孔做为一种电气连接单元,在信号频率足够高时其引入的电感会使模块性能恶化.参考传统腔体滤波器的结构,将腔体滤波器设计方法与LTCC技术结合在一起,以通孔取代圆杆,提出了一种LTCC滤波器的新结构.并设计出了一种尺寸为2 mm×1.3 mm×0.95 mm的LTCC滤波器,可适用于802.11a无线局域网等应用领域.测试结果表明该滤波器指标满足设计要求.     

多级抽取滤波器的VLSI实现

采用基于ＲＯＭ的可编程方案,实现了ΣΔＡＤＣ中多级抽取滤波器。梳状滤波器用作多级抽取的首级,使用全加器和全减器实现,剩余４倍抽取采用两级半带滤波器和升幅ＦＩＲ实现。这些滤波运算采用一个ＡＬＵ分时进行,运算控制字存于ＲＯＭ中,仅需对ＲＯＭ编程即可实现不同的滤波器。     

基于分数延迟的有限冲激响应型梳状滤波器

为实现采样率与陷波频率之间为非整数倍数关系下的线性相位梳状滤波器,提出了将高通纠漂滤波器与分数延迟滤波器相结合的设计方法,同时,采用多相滤波结构替代直接结构对基于分数延迟的有限冲激响应(FIR)型梳状滤波器进行实现,以降低其实现复杂度.通过这种方法得到的梳状滤波器在通带内具有线性相位,在陷波点上可基本保持高通滤波器的陷波特性.将该方法应用于有基线漂移、工频及其谐波干扰的心电信号的滤波处理,干扰得到消除.     

软件无线电中新型高效数字滤波器的设计

传统CIC滤波器用作抽取和内插抗混叠滤波器时其通带偏差和混叠镜像衰减通常不能满足软件无线电系统的要求，为此提出了一种用内插二阶多项式级联锐化CIC滤波器的改进方法，它能同时使通带和阻带的性能得以提高．数值仿真结果表明，所提出的这种新型抽插抗混叠CIC滤波器能够有效补偿通带的偏差，同时又能增加旁瓣部分的衰减，更适合应用于对宽带信号处理的软件无线电数字上下变频器中．     

一种基于CIC和FIR的低功耗数字滤波器设计

针对地震信号采集系统中的滤波器设计问题,提出一种基于CIC滤波器和FIR滤波器的低功耗数字滤波解决方案.系统由四级前端CIC滤波器、三级前端FIR滤波器和一级离线均衡FIR滤波器构成,以满足地震信号采集系统和地质勘探的需求.对各级滤波器和整个系统的幅频特性和相频特性进行了研究,并通过仿真完成性能验证,结果显示此低功耗数字滤波系统的性能完全能够满足实际需求;将此低功耗数字滤波系统与当前业界的片上数字滤波解决方案进行对比,证明了此低功耗数字滤波系统能够大幅减少总运算量和前端功耗运算量.     

CIC滤波器的FPGA实现

为了解决软件无线电通信系统中频采样之后的极大数据量在基带处理部分对DSP计算的压力,在发射和接收过程中采用采样率变换技术,并引入CIC滤波器实现采样率转换,很好地满足了抗混叠效应的要求.采用常规方法和Hongenauer剪除理论的改进算法完成该滤波器的设计,结果表明:对于5级CIC滤波器,前者最高工作频率为160MHz,占用228个逻辑单元;后者最高工作频率为193MHz,占用225个逻辑单元.QuartusⅡ时序仿真验证了两种方法的正确性,而后者更适用于高速多速率信号处理系统.     

CIC filter theory in DDC and implementation by using FPGA

Cascade Integrator Comb(CIC)filter is the main part of the next generation High Frequency (HF) radar. This paper describes the key points of CIC theory in the Digital Down Conversion (DDC) module of a radar receiver, and takes advantage of the high flexibility and high density feature of Field Programmable Gate Array (FPGA) for putting forth to design the CIC filter by using FPGA. This paper provides particular insight into design by FPGA, which has advantages in high speed operation and simply structure. Some important and practical applications are given in this paper. The simulation result proves the validity and veracity. Because we can adjust the parameters freely according to our need, the CIC filter can be adapted to the next generation HF radar.     

IIR多相滤波器的设计

通过对IIR滤波器和FIR滤波器的性能和优缺点的对比,选择了IIR滤波器进行设计,通过推导得到了多相IIR滤波器的数学公式,建立了实验模型,并通过实验进行了验证。最后举例说明了线性相位的IIR滤波器实现。