分段插值实现多字节快速算法

本文提出了一种可以有效快速实现多字节运算的分段插值算法。该算法可以准确、高速地实现嵌入式系统的多字节的复杂运算,具有广泛的应用价值。     

字节信息流并行CRC-32校验码电路设计与实现

CRC是一种能发现并纠正信息在存储和传输过程中连续出现的多位错误的校验编码.分析CRC码的校验原理及特点,推导相邻字节间的CRC-32校验码的计算方法,利用组合逻辑并行快速计算当前字节的32位CRC校验码,使用Verilog HDL设计编码电路,通过FPGA实现CRC-32编码及检错功能.电路不仅可以计算任意长度的字节信息流的CRC-32校验码,还可嵌入到通信传输系统中快速并行实现CRC-32的编码及检错运算,保证信息正确可靠地传输.     

积模 2N±1 的快速算法

提出了一种利用一个运算器计算两个２Ｎ－位整数乘积按２Ｎ＋１和２Ｎ－１取模的算法．这种算法依赖于整数字节间卷积的加法和平方运算,而不依赖于其乘法运算．由于平方运算是一元运算,所以在使用ＲＯＭ查表情况下,可以大大节省ＲＯＭ位数,从而提高算法的效率和通用性．     

积模2^N±1的快速算法

提出了一种利用一个运算器计算两个２Ｎ－位整数乘积按２＾Ｎ＋１和２＾Ｎ－１和２＾Ｎ－１取模的算法。这种算法依赖于整数字节间卷积的加法和平方运算，而不依赖于其乘法运算。由于平方运算是一元运算，所以在使用ＲＯＭ查表情况下，可以大大节省ＲＯＭ位数，从而提高算法的效率和通用性。     

快速相对移位法开平方运算的研究与实现

介绍一种可在微型机上由汇编语言完成的多字节浮点快速开平方运算的方法。它具有精度高、速度快和使用方便等特点。在多字节浮点的数学运算中,很多函数运算特别是复合函数运算都依赖于开方运算,因此,提高开方运算的精度和速度是解决复杂浮点数学问题关键所在。     

RSA可扩展公钥处理器的高速实现

RSA算法可以使用Montgomery算法来实现,但速度较慢.文中提出一种二级Montgomery模乘算法,根据算法设计高速可扩展硬件实现.算法中采用高基264,相比于另外Montgomery算法,提高了RSA算法运算的性能.在硬件方面,基于3级流水64×64位的乘法器,设计了5级流水结构的运算处理单元.该硬件系统有足够的灵活度以扩展到多种不同长度的数据运算,可以实现1 024,2 048位等不同位数RSA运算.在1 024位的情况下,最终可以达到8 800次/s的加密速度.     

一种基于FPGA的AES加密算法优化设计

主要介绍基于FPGA的AES算法优化设计。介绍AES算法的原理,结合算法和FPGA的特点,采用查表法优化处理字节代换运算、列混合运算和密钥扩展运算。本设计采用轮内流水线结构和密钥并行处理。完成整体结构的设计,并利用ModelSim6.0给出相应的仿真波形和结果。     

一种新型循环冗余码校验算法的研究

为了满足串行通信中差错控制的实时性与低存储量要求，在字节查表的循环冗余码校验算法基础上，提出一种新的分段查表的循环冗余码校验算法。新算法的核心是将数据帧的每个字节分为高、低两段分别查表，再通过递推运算，求得数据帧的循环冗余码。测试结果表明，在满足实时性要求的同时，该算法所需要的存储量可以减少90％，能适应分布式控制系统中小型控制设备的串行通信的需要。     

一种基于Java字节码的软件设计信息提取方法

基于ASM解析字节码文件的算法,提出一种基于Java字节码的软件设计信息提取的方法.在此方法基础上,设计并实现了以Java字节码文件作为输入,MS Word格式的软件设计说明文档作为输出的原型系统.运行结果表明,该方法对大部分字节码文件的解析和提取效果比较理想.     

循环冗余校验在千兆以太网系统中的并行实现

介绍了一种CRC-32校验码的半字节并行计算的并行算法及实现.在分析了串行CRC校验原理的基础上,根据电路部分数据位的遗传性和复用性,提出了一种半字节并行的CRC校验的实现方案,通过使用这种并行CRC校验硬件算法有效地同步了以太网介质访问控制器的数据传输速率,同时在电路结构上比串行校验电路简单,节约了近一半的电路面积.这种半字节并行CRC校验算法在以太网系统中通过了仿真测试,证实是一种正确适用的并行实现方案.