倒掺杂结构PD SOI器件的抗辐射研究

为了提高SOI器件抗总剂量能力,采用了倒掺杂结构.研究了倒掺杂结构PD SOI器件抗总剂量能力的增强,介绍了该结构对寄生NPN晶体管的抑制作用.发现倒掺杂结构不仅提高了器件的抗总剂量能力,对器件的抗单粒子能力也有所提高.基于0.35 μm SOI 工艺线,结合ISE TCAD 软件对器件的电学特性进行仿真,比较了流片测试数据和仿真数据.着重研究倒掺杂结构PD SOI器件较常规PD SOI 器件抗SEU能力的改善,并对SOI器件单粒子辐射的电荷收集效应进行了模拟与仿真.     

0.18μm SOI NMOS单粒子效应中电荷累积机理的仿真研究

为研究0.18μm SOI工艺集成电路单粒子入射时电荷累积的机理,分别对电容和NMOS进行了单粒子入射的仿真研究。仿真结果表明,单粒子入射时,MOS电容中的电荷累积主要由位移电流引起;而在SOI NMOS中的电荷累积还有第二种机制,即当单粒子入射位置在体漏结附近时,漏极和体接触产生的电荷累积。第二种机制会对SOI工艺集成电路的单粒子加固方法产生重要影响。     

CMOS/SOI工艺触发器单元的单粒子实验验证与分析

针对定制设计中的触发器单元,提出了一种双移位寄存器链单粒子实验验证方法,利用该方法对基于0.35μm CMOS/SOI工艺、普通结构设计的抗辐射触发器,分别在北京串列加速器核物理国家实验室和兰州重离子加速器国家实验室进行了单粒子实验.实验结果表明,该抗辐射触发器不仅对单粒子闩锁效应免疫,而且具有非常高的抗单粒子翻转的能力.      

PSD光电位置传感器的实现及SOI结构研究

分析了高灵敏度光电位置传感器(PSD)的设计和工艺制作过程,给出了器件制作工艺流程。对制作的器件进行了参数测试,测试结果为:响应波长为600~1200 nm,峰值响应波长为760 nm,位置分辨能力为5μm,位置探测误差为±50μm,暗电流为1.4×10-10A(VR=-5 V),峰值灵敏度为0.8634A/W。同时为提高器件的响应速度,提出了基于SOI技术的PSD器件结构。     

Nd(OH)3-Co3O4-Nb2O5纳米复合掺杂和传统复合掺杂BaTiO3基陶瓷性能的对比研究

 制备了Nd(OH)₃,Co₃O₄和Nb₂O₅纳米粒子以及Nd(OH)₃-Co₃O₄-Nb₂O₅纳米复合掺杂和传统复合掺杂BaTiO₃基陶瓷,研究了掺杂剂的粒径对BaTiO₃基陶瓷的微观形貌和介电性能的影响,并对纳米掺杂和传统掺杂BaTiO₃基陶瓷的性能进行了比较.结果表明,掺杂剂的粒度对BaTiO₃基介电陶瓷的微观形貌和介电性能有较明显的影响,特别是纳米复合氧化物掺杂能够促进烧结中晶粒"芯-壳"结构的形成,能有效地抑制晶粒长大并形成细晶结构,从而显著地降低烧结温度,提高介电常数、降低介电损耗,改善BaTiO₃基陶瓷的温度稳定性.