共查询到20条相似文献，搜索用时 15 毫秒
1.
2.
3.
状态机是数字系统中重要的组成部分，其设计经常采用模块化形式进行，常因设计所用模块数较多而使设计过程繁杂。通过置数法完成保持功能，可以达到过程简单又减少设计模块数，节省资源的目的。 相似文献
4.
5.
为了系统地介绍计数器的设计方法,借助Multisim软件平台,采用置零法和置数法,以7进制和24进制计数器的设计为例,详细讨论了任意N进制计数器的设计方法和具体设计步骤,以及设计过程中的常见故障及其产生原因和解决方案. 相似文献
6.
程晓琛 《广西师范学院学报(自然科学版)》2004,21(3):37-40
在数字电路实验中,用置数法将两个16进制计数器构成60进制计数器时,容易出现01～50或01～60的错误循环显示现象,该文从节省时间、减少电路修改过程中重复连线的角度出发,利用Multisim2001在计算机上仿真观察,并结合16进制计数器74LS161的功能及数字循环特点进行分析,找出其中的原因及解决方法,再通过真实芯片的实际电路验证,使计数器能正确显示循环数字00～59． 相似文献
7.
郑友明 《华中科技大学学报(自然科学版)》1990,(4)
本文提出一种设计数字分频器的新方法。该方法的要求是触发器具有直接置位和复位输入端。设计步骤是;a.用一般方法设计一个二进制计数器;b.从末级的第一次跳变中形成直接置位脉冲,然后把它接入相应触发器的直接置位输入端,从而实现N分频。该方法简单方便,适于工程应用。 相似文献
8.
9.
10.
探讨利用中规模计数器芯片设计按非自然顺序循环的任意进制计数器方法，该方法在特殊循环计数器设计的应用中，有着广泛的应用。 相似文献
11.
张学文 《湖北师范学院学报(自然科学版)》2006,26(1):106-109
在脉冲发生器输出端后加一级驱动电路,再接入计数器的时钟脉冲源输入端,可有效地避免通常发生在实验过程中计数器不规则的跳变。同时用双踪示波器观察计数器输出波形时,采用周期长的信号作为示波器内触发源信号可观察到多路准确的波形。 相似文献
12.
在QuartusⅡ5．0软件环境下,将两片四位同步二进制加法计数器74161芯片通过一定方式连接在一起,可构成同步九十九进制加法计数器。采用整体置数方式,分别用十六进制法和十进制法设计,通过仿真,这两种设计方法都是正确的。十六进制法原理图较简单,不用加译码电路就可以实现低位芯片对高位芯片的控制;十进制法原理图相对复杂,但十进制符合人们的思维习惯。对设计出的原理图稍加改变,就可以构成任意进制的同步加法计数器。 相似文献
13.
杨欣宇 《齐齐哈尔大学学报(自然科学版)》2014,(6)
充分利用MCS-51系列单片机内部的已有资源,给出了利用中断系统和并行口扩展多通道计数器的两种方法,能够对较低频率的计数脉冲进行多路检测,成本低,实现简便,解决了单片机内部计数器数目有限的问题。 相似文献
14.
总结了二进制计数器的设计方法，提出一种T触发器构成的任意进制计数器的自启动设计方法，表明推广这种设计方法具有设计快捷、方便无挂起现象的优点。 相似文献
15.
惠七明 《西安理工大学学报》1987,(1)
本文在进一步研究异步时序系统时钟复盖设计方法的基础上,根据多时钟复盖的概念和多路选择器的选通功能,提出了可控双向异步计数器的时钟复盖设计方法。并根据JKFF和8421码的特点寻求了一些特殊规律,使常用的JKFF组成异步计数器的设计步骤更加简化。 相似文献
16.
在研究时序电路设计的基础上,针对一具体序列信号,提出了用不同功能的MSI芯片对同一信号进行设计的思路。文中详细阐述了用移位寄存器及必要的门电路设计序列信号发生器的过程。实验证明,用这几种方法构成的序列信号发生器,不但电路简捷,连接方便,而且工作可靠。 相似文献
17.
在无线电定位接收信号处理中,为了准确的测量TOA,对计数器的计数精度有极高的要求。本文提出了一种利用常用逻辑器件,结合现场可编程器件实现200MHZ甚至更高频率的高速计数器的方法,并与计算机接口。该计数器可用于高精度的TOA,PW测量等方面。 相似文献
18.
19.