一种新型低功耗CMOS运算放大器

本报道了一种新型的低功耗ＣＭＯＳ运算放大器。放大器设计ＭＯＳＦＥＴ在弱反型区工作，从而在较低功耗下获得较高增益。计算机模拟结果表明，在电源电压为±３Ｖ时，该ＣＭＯＳ运算放大器的开环增益可达９６ｄＢ，静态功耗为８０μＷ。     

低压低功耗CMOS电流反馈运算放大器的设计

电源电压的下降对模拟电路的设计是一个难题。如今模拟电路的典型电源电压大约是2．5～3V，但是发展的趋势表明电源电压将是1.5V，甚至更低。在这种情况下，国内外研究人员致力于设计适用于标准CMOS工艺的低压电路蛄构。主要在文献[1]基础上设计了一种新型的CMOS电流反馈运算放大器（CFOA），使用了0．5μmCMOS工艺参数（阈值电压为0．7V），模拟结果获得了与增益关系不大的带宽。在1.5V电源电压下产生了约6．2mW的功耗。     

低压低功耗CMOS电流反馈运算放大器的设计

电源电压的下降对模拟电路的设计是一个难题。如今模拟电路的典型电源电压大约是2.5～3V但是发 展的趋势表明电源电压将是1.5V甚至更低。在这种情况下,国内外研究人员致力于设计适用于标准CMOS工 艺的低压电路结构,主要在文献[1]基础上设计了一种新型的CMOS电流反馈运算放大器（CFOA）使用了 0.5μmCMOS工艺参数（阈值电压为0.7V),模拟结果获得了与增益关系不大的带宽,在1.5V电源电压下产生 了约6.2mV 的功耗。     

一种低电压低功耗Rail-to-Rail CMOS运算放大器的设计

基于2 μm CMOS工艺!设计实现了一种2.4 V低功耗带有恒跨导输入级的RailtoRail CMOS运算放大 器。采用尾电流溢出控制的互补差分输入级和对称56类推挽结构的输出级，实现了满电源幅度的输入输出和恒 输入跨导；运用折叠共源共栅结构作为中间增益级，实现电流求和放大。整个电路在2.4 V的单电源供电下进行 仿真，直流开环增益为76.5 dB,相位裕度为67.6,单位增益带宽为1.85 MHz。     

一种低电压低功耗Rail-to-Rail CMOS运算放大器的设计

基于2 μm CMOS工艺,设计实现了一种2.4 V低功耗带有恒跨导输入级的Rail-to-Rail CMOS运算放大器.采用尾电流溢出控制的互补差分输入级和对称AB类推挽结构的输出级,实现了满电源幅度的输入输出和恒输入跨导;运用折叠共源共栅结构作为中间增益级,实现电流求和放大.整个电路在2.4 V的单电源供电下进行仿真,直流开环增益为76.5 dB,相位裕度为67.6 ,单位增益带宽为1.85 MHz.     

一种极低功耗运算放大器的设计与仿真

为了满足低电压低功耗的应用需求,本文利用MOSFET在亚阈区的超低功耗特性,实现了一种带共模反馈的亚阈运算放大器.该亚阈运算放大器结构简单,采用TSMC 0.18μm工艺实现,且工作于1.2 V电源电压下.通过Synopsys Hspice仿真,结果表明,该电路在输出负载为0.5pF时直流增益为70.97 dB、单位增益带宽6.346 MHz、相位裕度85.76°、正负压摆率分别为3.58V/μs和-3.58 V/μs,功耗仅为4.80μW.     

适用于低功耗SRAM的高速电流模式灵敏放大器

提出一种新型电流模式SRAM灵敏放大器结构。该灵敏放大器采用两级结构, 通过增加一级基于锁存器结构的高速放大电路, 能够快速感应位线的电流变化并放大为全摆幅信号, 不仅能加快求值速度, 而且电流传送器还起到隔离直流通路、减少电路直通功耗的作用。 基于1.0 V/65 nm工艺的HSPICE仿真结果显示, 与WTA灵敏放大器相比, 该灵敏放大器速度提高17%, 功耗减少86%。     

运算放大器一种新的分析方法

从入射阻抗ＺＡ和反馈阻抗ＺＢ的概念出发，借助网络的Ｙ参数导出可供计算机编程的电压增益 一般表达式、并引入实例进行理论分析，结果表明，这种方法不仅适用于分析单环和多环反馈型运算放大器电路，同时对设计多种新的功能的运算放大器电路是十分有效的。     

一种低功耗恒跨导CMOS运算放大器的设计

文章分析了传统的轨到轨运算放大器输入级电路,设计了一种低功耗、恒跨导CMOS运算放大器。整个电路基于0.5μm标准N阱CMOS工艺进行设计,采用HSPICE工具仿真,在3 V单电源工作电压情况下,功耗约为0.15 mW,当电路驱动3 pF电容的负载时,电路的直流增益达到78 dB,单位增益带宽达到3 MHz,相位裕度为81°,达到了设计的低功耗、恒跨导的要求。     

一个0.9 V电源电压16位300 μW音频ΣΔ调制器

设计了一个应用于0.9 V电源电压,精度达16 bit,功耗仅为300μW的音频ΣΔ调制器.调制器采用了前馈单环三阶结构,以降低整个调制器的功耗;并采用时钟自举电路以实现低电压下CMOS开关的良好导通.芯片采用SMIC 0.18μm一层多晶六层金属工艺进行设计和仿真,芯片核心部分面积为0.7 mm×0.66 mm.后仿真结果显示该调制器在20 kHz的音频信号带宽范围内信噪比可达93 dB.     

低耗能流水线模数转换器的运算放大器设计与仿真

基于0.13,μm工艺,设计一个用于1.2,V低电压电源的10比特83MSPS流水线模数转换器的两级运算放大器.该放大器采用折叠共源共栅为第一级输入级结构,共源为第二级输出结构.详细介绍了运算放大器的设计思路、指标确定方法及调试中遇到的问题和解决方法.模拟结果显示:该运算放大器开环直流增益可达79.25,dB,在负载电容为2,pF时的单位增益频率达到838 MHz,在1.2,V低电压下输出摆幅满足设计要求,高达1 V,满足了10比特低电压高速度高精度模数转换器的要求.     

高电压小功率DC-DC电源变换器工程分析

高电压小功率DC-DC电源变换装置,是一种利用低压直流电源产生高电压的电源装置。本文对变换器的关键部分进行工程分析,并阐述了绝缘工艺。所得结论在手持式静电喷雾器、应急电源、家用负离子发生器等设备中得到验证。     

Dual-Mode Low Power Pipelined ADC with Pre-charged Switched Operational Amplifier

This paper describes a 12-bit 40-MS/s and 8-bit 80-MS/s dual-mode low power pipelined analog-to-digital converter (ADC). An improved multiplying digital-to-analog converter is used to provide the dual-mode operation. A pre-charged fast power-on switched operational amplifier is used to reduce the power consumption of the pipelined ADC to 28.98 mW/32.74 mW at 40 MHz/80 MHz sampling rates. The ADC was designed in a 1.8-V 1P6M 0.18-μm CMOS process. Simulations indicate that the ADC exhibits a spurious free dynamic range of 90.24 dB/58.33 dB and signal-to-noise-and-distortion ratio of 73.81 dB/47.85 dB at 40 MHz/80 MHz sampling frequencies for a 19-MHz input sinusoidal signal.     

跨导恒定性自适应的低电压Rail-to-Rail放大器

利用“较小电流选择电路”实现的低电压恒跨导Rail-to-Rail放大器输入级具有跨导gm随共模输入电压、Vcm变化小、设计简单的优点．分析了该设计思想中的两个基本假设,提出一种改进型偏置电路,“跨导稳定”部分能随工艺漂移自适应地调整gm使之保持恒定;输出阻抗高且工作压降小的恒流源部分能提高输入对管的饱和工作范围及其偏置的恒流特性,从而提高gm的恒定性．Vcm在整个VDD范围内,跨导gm变化仅3．1％。     

基于运放的模拟传感器信号产生电路

在PLC实践教学中,被控对象往往是一些实验模块,用一些按钮开关来模拟传感器信号,不符合实际的工程控制过程。为此有不少实验设备在实验模块中增加了自动传感器信号产生电路。一般以单片机或PLD为核心器件的居多,这些电路往往存在容易锁死、需另增加电路自身复位按钮等问题。该设计采用传统的运放电路,能很好地模拟传感器信号产生。使用情况也证明,系统工作运行可靠。     

关于运算放大器运放工作区域的探讨

在一些教材中论述,构成电压比较器的集成运算放大器仅仅是工作在非线性区。本文指出,在某些电压比较器的电路中,其中的集成运放是工作在线性区。     

电源电压对伺服放大器动态特性的影响

针对常用的电流并联负反馈放大器,研究电源电压对伺服放大器动态特性的影响。建立伺服放大器的线性模型和考虑饱和特性的非线性模型。利用两种模型研究阶跃信号输入时,电源电压变化对伺服放大器控制电流建立时间的影响。随着电源电压的增大,控制电流建立时间减小,当电源电压达到伺服放大器额定控制电流所对应的输出电压的３￣４倍以上时,电源电压对提高伺服放大器动态性能的作用明显减弱。若考虑伺服放大器效率及电源功率等因素     

一种低电压、低功耗CMOS基准电压源的设计

本文设计了一种低电压、低功耗、高电源抑制比CMOS基准电压源。该电路基于工作在亚阈值区的MOS管,利用PTAT电流源与微功耗运算放大器构成负反馈系统以提高电源电压抑制比。SPICE仿真显示,在1V的电源电压下,输出基准电压为609mV,温度系数为72ppm/℃,静态工作电流仅为1.23μA。在1-5V的电源电压变化范围内,电压灵敏度为130μV/V,低频电源电压抑制比为74dB。该电路为全CMOS电路,不需要用到寄生PNP三极管,具有良好的CMOS工艺兼容性。     

用于植入式医用芯片的低电压低功耗SAR ADC

为适应植入式医用芯片的使用要求,给出一低电压低功耗逐次逼近型模数转换器(SARADC)的设计。从降低功耗出发,提出了一种新的能量高效开关策略。与传统开关策略相比,电容阵列的平均开关能量减少了68%,电容阵列的面积仅为传统开关策略的50%;采用带校正的动态比较器,在提高精度的同时可以降低功耗;采用异步时钟,省略了高频时钟产生器,进一步降低了功耗。提出的5 Ms-111位SAR ADC采用SMIC 0.18μm CMOS混合信号工艺流片。供电电压低至1 V,功耗仅为0.236 mW,SNDR,SFDR分别达到55.1,68.38 dB。核心面积为650μm×1 000μm,符合植入式系统的要求。