一种CMOS高线性度压控跨导运算放大器

利用ＭＯＳ管组合线性单元，设计一种ＣＭＯＳ跨导运算放大器，其线性补偿原理清晰，电路结构简单．ＳＰＩＣＥ模拟结果表明：在±５Ｖ电源及非线性误差小于１％条件下差模输入电压范围达８Ｖ（峰－峰值），－３ｄＢ带宽达１０ＭＨｚ，增益受片外电压控制，可以连续调节     

电流提升CMOS运算跨导放大器

提出了一种设计CMOS运算跨导放大器(OTA)的新电路结构,这种结构是在基本OTA中引入偏置电流提升电路,故称为电流提升OTA。讨论了电路设计方法,并用3μmP阱CMOS工艺制出了器件样品。测试结果表明,这种新结构OTA在输入信号允许范围、—3dB带宽、转换速率等方面均优于基本OTA。作为一个应用实例,用两个电流提升OTA及两个分立电容组成了二阶高通滤波器,该滤波器的截止频率f_O可由电信号连续调节,其可调范围是从10KHz至300KHz。     

一种低功耗恒跨导CMOS运算放大器的设计

文章分析了传统的轨到轨运算放大器输入级电路,设计了一种低功耗、恒跨导CMOS运算放大器。整个电路基于0.5μm标准N阱CMOS工艺进行设计,采用HSPICE工具仿真,在3 V单电源工作电压情况下,功耗约为0.15 mW,当电路驱动3 pF电容的负载时,电路的直流增益达到78 dB,单位增益带宽达到3 MHz,相位裕度为81°,达到了设计的低功耗、恒跨导的要求。     

一种新型电流镜运算跨导放大器的设计

针对传统低压微功耗电流镜运算跨导放大器存在低增益和小摆率的缺陷,设计了一款新型电流镜运算跨导放大器。在不影响电路的静态功耗和稳定性的基础上,该运算跨导放大器采用增益提高(gain-boosting, GB)结构,增大了电路的小信号增益;引入开关型摆率增强(switched slew-rate enhancement, SSRE)结构,提高了电路的大信号摆率。基于UMC 0.11μm标准CMOS工艺进行电路设计和仿真。仿真结果表明：在1.2 V电源电压和10 pF负载电容下,与传统电流镜运算跨导放大器相比,设计的新型电流镜运算跨导放大器的增益提高了47 dB,正摆率提高了11.2倍,负摆率提高了12.4倍。     

高速CMOS运算跨导放大器

基于全差分结构介绍一种高速CMOS运算跨导放大器,该放大器由折叠共源共栅输入级和共源增益输出级构成,输出级采用极点-零点补偿技术以获取更大的带宽和足够的相位裕度。电路可用在10位20 MSps全差分流水线A/D转换器的采样/保持级或级间减法/增益级中。经过优化设计后,该放大器在0.6μmCMOS工艺中带宽为290 MHz,开环增益为85 dB,功耗为16.8 mW,满足高速A/D转换器要求的性能指标。     

一种含有带隙基准源的低功耗运算跨导放大器的分析与设计

提出一种含有带隙基准源的低功耗CMOS运算跨导放大器的设计方法,在Candence的schmatic工具下完成了电路的搭建与整理,并分析了其基本结构.在此基础上,运用Hspice仿真工具建立了电路模型,并完成了系统仿真验证.在7.75V电源电压下,基于csmc 0.5μm工艺模型,本设计可驱动75 pF负载,相位裕度为135度,单位增益带宽为1.19 MHz,静态功耗为3.43 mW,实现了低功耗运算跨导放大器的良好性能.     

CMOS全差分跨导运算放大器的建模与设计

研究带增益自举结构的高速、高增益跨导运算放大器,并对增益自举运放建立数学模型和进行Mat-lab仿真验证.将设计的运算放大器应用于12bit 100MSPS模数转换器(ADC)中,可得到辅助运放的带宽的最佳设计.仿真结果表明:添加辅助运放后,可以达到106dB的增益,增加了55dB;添加辅助运放后的主极点较之前大大减小,次主极点略有减小,但辅助运放的添加并不会影响运放使用时的速度.     

基于Cadence仿真设计的两级跨导放大器电路

本文用Cadence软件仿真设计了CMOS两级跨导放大器电路,旨在为初学者介绍仿真思想。电路在设计与仿真时会出现的诸多问题,例如沟道宽长比与过驱动电压的确定、体效应的影响、频率特性的改善。针对以上问题,本文介绍一种简明实用的仿真思想。为了方便初学者学习使用Cadence,还给出了具体操作步骤。     

一种输入轨至轨运算放大器的设计与仿真

介绍了一种输入轨至轨CMOS运算放大器,该放大器采用了共源共栅结构做增益级,在输入级跨导使用了电流补偿,以使其几乎恒定.在3 V电源电压下的静态功耗只有180μW,带5 p的负载电容时,直流开环增益,单位增益带宽分别达到75 dB,1.5 MHz.     

一种新颖的全差分CMOS运算放大器的设计

研究了一种全差分高增益、宽带宽CMOS运算跨导放大器 (OTA) .放大器采用三级折叠 级联结构 ,结合附加增益提高电路 ,大幅提高整个电路增益的同时获得较好的频率特性 ,采用 0 .35 μmCMOSN阱工艺设计 .HSPICE模拟结果放大器的带宽为 2 15MHz(相位裕度 6 2 .2°) ,开环增益为 10 3dB ,功耗仅为 2 .0 1mW .     

一种基于BiCMOS工艺误差放大电路的设计

针对消费电子产品PWM电流型DC-DC电源管理芯片的特点，设计了芯片中所必需的误差放大器，利用带隙基准电压源的原理，结合OTA放大器，提出一种新的误差放大器电路的设计，实现了芯片中误差放大器的功能，满足了芯片电压环路的要求。基于UMC0．6μm BCDBiCMOS工艺，Hspice软件仿真的结果表明所设计的误差放大电路具有结构简单、稳定性高、功耗低等特点，可工作在3．3V-5．5V的电压范围下，性能有很大改善，满足了芯片的需要，可以用于类似芯片中。     

集成运算放大器输出电压求解方法的教学探究

集成运算放大器是模拟电子技术课程中重要的器件,已知输入电压和电路各元器件的值求解输出电压是集成运算电路的一个重要知识点,分别用虚短和虚断结合法、理论推导法求解集成运算放大器的输出电压,并对这两种方法进行了总结,以帮助学生更好地掌握该知识点.     

基于电压模式OA-OTA多功能滤波器设计

提出了一种仅用有源器件 OA(运算放大器)和 OTA(跨导运算放大器)设计的电压模式二阶多功能滤波器电路,通过选择不同的输入输出端,可以实现低通、带通、高通、带阻及全通等五种滤波器功能.调节两个 OTA 的跨导增益来调节电路的中心频率和品质因数.该电路仅含两个 OA 和两个 OTA,不含任何无源器件,相比同类电路,该电路具有结构简单,便于集成的优点.PISPICE 仿真结果表明,提出的电路方案是可行的.     

3.43 GHz SiGe BiCMOS功率放大器设计

采用AMS 0.35μm SiGe BiCMOS工艺,设计了用于卫星通信用的3.33-3.53 GHz功率放大器.该功率放大器采用单端结构,工作于A类.在3.3 V电源电压下,功率放大器的功率增益为22.3 dB,输出1 dB压缩点为31.9 dBm,相应的功率附加效率为25.2%.仿真结果表明,该功率放大器具有良好的输入、输出匹配,工作稳定.     

一种低电压低功耗Rail-to-Rail CMOS运算放大器的设计

基于2 μm CMOS工艺!设计实现了一种2.4 V低功耗带有恒跨导输入级的RailtoRail CMOS运算放大 器。采用尾电流溢出控制的互补差分输入级和对称56类推挽结构的输出级，实现了满电源幅度的输入输出和恒 输入跨导；运用折叠共源共栅结构作为中间增益级，实现电流求和放大。整个电路在2.4 V的单电源供电下进行 仿真，直流开环增益为76.5 dB,相位裕度为67.6,单位增益带宽为1.85 MHz。     

一种新的非线性时域运算放大器宏模型

提出的一种新的通用非线性时域运算放大器宏模型是为了集成电路运算放大器的时域模拟。它与早先报道的非线性时域运算放大器宏模型有两点不同。①通过使用压控开关和非线性受控源来模拟运算放大器的非线性特性。②该宏模型在PSpice环境下生成并运行,主要用于D／A集成电路的仿真,且便于使用。     

一种低电压低功耗Rail-to-Rail CMOS运算放大器的设计

基于2 μm CMOS工艺,设计实现了一种2.4 V低功耗带有恒跨导输入级的Rail-to-Rail CMOS运算放大器.采用尾电流溢出控制的互补差分输入级和对称AB类推挽结构的输出级,实现了满电源幅度的输入输出和恒输入跨导;运用折叠共源共栅结构作为中间增益级,实现电流求和放大.整个电路在2.4 V的单电源供电下进行仿真,直流开环增益为76.5 dB,相位裕度为67.6 ,单位增益带宽为1.85 MHz.     

集成运放在非线性状态下的应用

集成运算放大器是高增益的多级直接耦合放大器，广泛应用于电子电路中。探讨了集成运放工作在非线性区域的应用，并对典型的应用电路进行仿真和分析，在教学中既可以提高教学质量，又可以培养学生应用和分析问题的能力。