三值主从JK触发器的研究

本文提出一种具有三轨铺出的三值主从JK触发器的电路设计，经计算机模拟和通过测试由TTL门组成的实验电路表明，该触发器能实现预定的逻辑功能。     

排序和加权网络的电路实现

本文提出了一种排序和加权电路,它可以实现多路随机信号值进行排序和加权。这种排序和加权电路具有结构简单、信息传递速度快等特点。     

基于DCVSPG逻辑的双轨四相异步电路设计

基于四相双轨异步电路设计的芯片面积较单轨异步电路成倍增大,提出了将异步DCVSPG(ADCVSPG)逻辑用于双轨四相异步电路设计.为了适应异步电路设计,在ADCVSPG逻辑单元电路的互补输出端,由一个与非门来实现完成判断电路,同时在每个互补输出端分别添加一个由反向器构成的锁存器,以此提高电路的稳定性,并使得ADCVSPG适合于异步细粒度流水线设计.在HSPICE下对ADCVSPG逻辑和零协议逻辑(Null Convention Logic,NCL)进行了分析.分析表明,ADCVSPG逻辑提高了双轨四相异步电路的性能,减小了芯片面积,是一种较佳的设计方法.     

Efficient Heuristic Variable Ordering of OBDDs

Introduction　　Orderedbinarydecisiondiagrams(OBDDs)[1]areefficientrepresentationsofBooleanfunctions.However,thesizeofOBDDsdependsheavilyonvariableordering[1].HowtofindasatisfyingvariableorderisthuscrucialtotheapplicationofOBDDs[211].HeuristicanddynamicmethodsarewidelyusedinorderingthevariablesforOBDDs.Heuristicmethodsusetheinformationimpliedinthecircuitstructure,whiledynamicmethodsimprovethevariableordergraduallyongivenOBDDs.Althoughadynamicmethodmaygivebetterresults,itsruntimedepen…     

门和功能级混合的逻辑模拟系统GFLS1

ＧＦＬＳ１是门和功能级混合的逻辑模拟系统，它允许门或功能块作为被模拟电路的基本单元。ＧＦＬＳ１的主要特点是：提供了一个便于使用的描述语言；使用表驱动和选择追踪算法；既可对已有的逻辑电路作正确性检查，负载检查和各种条件检查，也可支持自上而下的逻辑设计。     

逻辑功能与逻辑体制

对同一逻辑门电路，既可采用正逻辑体制，亦可采用负逻辑体制，还可采秀混和逻辑体制，选用何种逻辑体制，应视分析和设计逻辑电路的方便与否而定。     

大型数字电路的动态电流测试模式

组合逻辑电路的最大动态电流测试应在电路的原始输入端施加一个特定的测试序列才能实现.文中提出一种算法模式可以快速生成所需的测试序列.算法与电路的原始输入端数无关.     

硬件实验教学系统多媒体化—多媒体数字逻辑电路实验系统的实现

在《多媒体硬件实验教学初探》一文中讨论了用多媒体实现硬件系统的思想方法,本文利用这一思想实现数字电路与逻辑设计硬件实验系统多媒体化。     

基于组合逻辑电路的分析设计

数字电路分为组合逻辑电路和时序逻辑电路两类,组合逻辑电路的特点是输出信号只是该时的输入信号的函数,与别时刻的输入状态无关,它是无记忆功能的。组合逻辑电路的分析设计是数字电路重点内容之一。     

采用在系统可编程逻辑器件实现HDB3编解码

在系统可编程技术是通信专用集成电路设计的一种最新设计方法,它使得数字电路设计、生产良生革命性的变化。