基于FPGA的动态部分可重构高性能计算实现

针对大规模集群系统中的加速计算阵列或工作组内加速计算节点资源共享模式,提出了一个通用处理节点通过网络互联动态部分可重构计算节点的高性能计算体系架构,设计实现了一种基于FPGA的动态部分可重构计算节点,该动态部分可重构计算节点具备动态部分重构能力,可以根据应用需求动态加载不同的计算功能单元.基于Avnet的Virtex-4开发板,实现了基本硬件结构和动态部分可重构计算节点硬件原型,在此基础上生成全局配置数据文件及计算功能单元对应的部分配置数据文件,实现了动态部分可重构计算节点上的软件系统及远程访问接口库.实验结果表明,该设计以较小的资源实现了较多的功能,动态部分可重构计算节点可以很好的完成计算任务,并能有效地提高系统性能.     

动态可重构众核处理器仿真平台设计

针对众核处理器,提出了一种基于计算资源划分机制的动态可重构技术.该技术以虚拟计算群为核心,设计了基于硬件支持的动态可重构子网划分和动态可重构的Cache一致性协议以及动态在线的计算资源调度算法,并对系统级多核仿真平台Gem 5进行了扩展.同时,采用实际测试结果验证了众核处理器中动态可重构技术的有效性.结果表明,动态可重构技术可以提高众核处理器的资源利用率,实现动态可重构的Cache一致性协议以及单一矩形物理子网覆盖的子网划分机制.     

可重构的硅基等离子体通道的辐射性能研究

表面PIN二极管导通时可以形成固态硅基等离子体通道,这种通道具有类金属性并能够传递电磁波.当由上述通道单元耦合形成特定的结构时,它将对外辐射电磁波信号.本文简要阐述了此种通道的形成机理,通过软件设计并导通表面PIN二极管阵列上不同单元,构造形成单极、双频、八木天线等结构.期望通过以上不同结构实现对硅基等离子体通道辐射性能的研究.仿真结果表明,利用动态调控表面PIN二极管阵列的方法,硅基等离子体通道能够实现对电磁波的辐射,并能改变辐射频率、多频段的调节及辐射方向图的动态可重构等.因此,硅基等离子体阵列天线具有可重构、智能化、隐身等诸多优点.这些系统的理论研究进一步促进了人们对硅基固体等离子通道的理解,为此类天线的设计和加工提供理论指导.     

多种中值滤波算法在可重构架构上的映射实现

为了满足图像应用对椒盐噪声高性能实时处理的需求,解决传统设计方法仅能针对特定滤波算法实现固定参数的限制,在粗颗粒度可重构架构上映射实现了多种中值滤波算法.通过分析中值滤波算法的计算数据特点,探索出滤波算法在重构架构的数据并行和重用方法.同时,通过优化可重构计算单元的微结构设计来适应中值滤波算法的映射,扩展重构计算单元的输出端口设计,引入分布式跨域寄存器.实验结果表明,采用SMIC 130 nm CMOS工艺实现100 MHz系统主频,可以获得最高75.21×106像素/s的像素处理速率.可重构方法可以灵活实现多种中值滤波算法,满足不同复杂度和分辨率下图像的实时处理需求.     

ReSim:一个面向可重构处理器的仿真平台

针对可重构处理器ReMAP(reconfigurable multimedia array processor)面向视频高清编解码提出的灵活互联、计算资源密集、易于扩展的结构优化需求,提出了一个基于模块化分层设计、时钟周期精确的可重构处理器仿真平台ReSim.该仿真器基于3级软件框架层次搭建,设计了可快速仿真多种互联结...     

可重构算子阵列的结构和建模

提出一种由多种粗粒度、功能可配置的可重构算子组成的新型FPGA结构——可重构算子阵列结构,能完全替代细粒度的基于查找表的可编程逻辑单元,降低配置加载时间,同时电路速度具有可比性。可重构算子分为运算类、控制类、路径类和存储类,像电路指令集一样可支撑所有电路的实现。互连结构分为全局互连、局部互连和IO互连,分别承载远距离、邻近和系统外部的数据传输,互连开关采用通用开关阵列的形式。互连线段分为组线和单线两种,其中组线的位宽大于1比特,其行为一致,从而减小开关数目,提高传输速度。为了对该阵列结构进行性能分析和结构探索,还针对该结构进行建模,通过结构文件快速生成不同的结构,可作为深入研究的有效手段。     

一种面向雷达应用可重构系统中的数据缓存结构和管理机制

针对面向雷达应用可重构系统中数据访存冲突严重、访存效率低等问题,设计了一种片上层次化缓存结构,并提出基于多存储体的线性步长可变的数据管理机制,通过建立计算阵列与各个存储体之间可配置的逻辑映射关系,有效降低了多个计算阵列并行工作时产生的访存冲突,提高了计算阵列的数据吞吐率,从而提高了可重构系统的数据访存性能.结果表明,该方案在有效控制硬件开销的同时,极大地提升了可重构系统的数据访存性能,以256~64×210快速傅里叶变换为例,与经典并行缓存机制相比,可重构系统的数据访存性能提升了26.09%~54.60%.     

ReSim:一个面向可重构处理器的仿真平台

针对可重构处理器ReMAP(reconfigurable multimedia array processor)面向视频高清编解码提出的灵活互联、计算资源密集、易于扩展的结构优化需求,提出了一个基于模块化分层设计、时钟周期精确的可重构处理器仿真平台ReSim。该仿真器基于3级软件框架层次搭建,设计了可快速仿真多种互联结构的互联模块、多种计算模型的控制模块等模块化功能单元,结合时钟驱动模块对全局系统结构的运行驱动,可快速搭建可重构处理器的目标仿真模型,验证其正确性和有效性,精确评估计算性能,具有可视化、易于调试的特点。经实际测试表明,ReSim对可重构处理器ReMAP-2架构的系统评估与验证予以良好的支持。     

一种可重构处理器的设计

以主流FPGA为平台设计了一个可重构处理器．该处理器在与现有处理器内核全兼容的基础上,把指令总线和数据总线作为可重构部件的扩展接口,具有简单可靠的部件指令扩展规则、数据通讯方式和部件识别机制．重构操作的工作方式、数据保护机制也在设计中被充分考虑。     

一种可重构空间四杆机构

提出一种可重构空间四杆机构,其具有两种不同的工作模式,模式Ⅰ为一个转动运动,模式Ⅱ为一个平移平动,两种运动模式进行切换的初始位形具有瞬时的一个转动和一个平动.将可重构空间四杆机构与一个具有两移动和两转动的串联支链相连,构成一种具有两种不同工作模式的可重构混联支链.利用3条可重构混联支链连接并联机构的固定平台和运动平台,可得到一种新型可重构并联机构,通过控制3条可重构混联支链分别在两种不同工作模式间切换,可重构并联机构可实现4种不同的三自由度运动模式.利用螺旋理论分析和证明了上述结论.     

一种阻变存储单元Hspice模型设计

提出一种满足新型双通道阻变存储器读写操作要求的Hspice模型.这种模型基于新的机理,即通过改变一块1 Mb阻变存储阵列的一个单元中2种可重配置的稳定电阻存储模式实现＂RESET态＂和＂SET态＂之间的转换,它可以通过一个模拟电流-电压特性的分立器件模型来验证.与传统阻变存储器模型相比,利用这种模型,可以用较少的器件准...     

Performance Evaluation of a Four-Element Antenna Array with Selection Circuits for Adaptive MIMO Systems

Reconfigurable antenna arrays increase the flexibility of adaptive MIMO systems. At present, most designs have adopted antenna arrays with reconfigurable elements. However, antenna selection is also an effective method, which has not been fully investigated. In this paper, the potential benefits of a four-element antenna array with selection circuits in the UMTS band (1920–2170 MHz) are explored. The array has eight pin-diodes embedded in the feeding network to select any sub-set of elements. For evaluation, an adaptive MIMO system was set up and a measurement campaign was taken in an indoor multi-path environment. The measurements were performed over a 300 MHz bandwidth centered at 2.05 GHz, covering the UMTS band. The results show that different channel conditions prefer different antenna array configurations. Therefore, in varying channel conditions the antenna array can support antenna selection algorithms to select the best sub-set of elements to increase channel capacity.     

Design and realization of a high productivity cluster-based network application reconfigurable accelerator board

Improving processor frequency to strengthen massive data processing capability will lead to incremental server marginal costs and bring about a series of problems such as power consumption, management complexity, etc. Based on the field programmable gate array (FPGA), TCP offload engine (TOE), zero-copy and other key technologies, this paper describes the design and realization of a reconfigurable accelerator board. In this board, TCP/IP protocol will be moved to high-speed reconfigurable accelerator board. The packets will be labeled according to the protocol and submitted to the upper data processing software after IP-quintuple filtering in hardware. Reconfigurable accelerator board obtains higher performance speed-up compared with ordinary NIC card.     

医用超声阵列换能器波束容差分析与变迹处理

用指向性函数研究了医用超扬阵列换能器在具有幅度误差、相位误差及阵元失效情况下的波束特性,提出并应用幅度加权变迹处理、相位变迹处理和孔径变迹处理方法来改善阵列换能器的波束指向性。计算结果表明：相位误差和高斯分布幅度误差使瓣增大、栅瓣增多、波束特性变差,它们对声场特性的影响由误差的大小及分布情况共同决定。幅度加权变迹处理和孔径变迹处理都可以有效地抑制旁瓣,改变指向性;一个恒定孔径发射,可变孔径接收超声     

Efficient Signal Separation Method Based on Antenna Arrays for GNSS Meaconing

As an effective deceptive interference technique for military navigation signals, meaconing can be divided into two main types: those that replay directly and those that replay after signal separation. The latter can add different delays to each satellite signal and mislead the victim receiver with respect to any designated position,thus has better controllability and concealment capability. A previous study showed there to be two main spatial processing techniques for separating military signals, whereby either multiple large-caliber antennas or antenna arrays are used to form multiple beams that align with all visible satellites. To ensure sufficient spatial resolution,the main lobe width of the antenna or beam must be sufficiently narrow, which requires the use of a large antenna aperture or a large number of array elements. In this paper, we propose a convenient and effective signal separation method, which is based on an antenna array with fewer elements. While the beam of the array is pointing to a specified satellite, the other satellite signals are regarded as interference and their power is suppressed to a level below the receiver's sensitivity. With this method, the number of array elements depends only on the number of visible satellites, thus greatly reducing the hardware cost and required processing capacity.     

面向视频处理的高效二维流存储系统

为了解决高度并行的视频处理中存储系统的瓶颈问题,设计了一种高效的基于流的二维存储系统.该系统完成了二维逻辑空间到物理上多路并行存储器模块的映射.在二维逻辑空间中的每一个数据阵列都可以根据给出的基地址、二维偏移量、长度、数据粒度来进行灵活的流访问.数据在物理存储器上进行了交织存放以支持行阵列和列阵列的同时访问.该交织算法在之前的交织算法基础上做了面向流访问的改进.实验结果表明,在实时视频处理中,所述的二维流存储系统可以减少平均约32.0%的存储器访问率,以及25.4%的实时处理所需要的时钟周期数.     

可配置高速二维卷积处理器设计与Gabor滤波应用

针对具有多种大尺寸卷积内核的Gabor滤波器组,设计了可配置二维卷积处理器来实现硬件加速。该处理器利用FPGA(field programmable gate array)内部逻辑资源构建具有多级流水线的二维卷积运算单元,并通过子块分割及重组来支持任意尺寸的卷积运算。使用高级语言对其控制器编程来实现对卷积运算单元及数据流的配置,从而实现Gabor滤波。实验表明:使用EP2C70F896C6型FPGA工作在75MHz,对于120×90像素的灰度图像计算五尺度八方向Gabor滤波(最大尺寸为41×41像素,系数为复数)总耗时28.8ms。     

基于FPGA的神经网络硬件实现方法

提出了一种可以灵活适应不同的工程应用中神经网络在规模、拓扑结构、传递函数和学习算法上的变化,并能及时根据市场需求快速建立原型的神经网络硬件可重构实现方法.对神经网络的可重构特征进行了分析,提出了三种主要的可重构单元;研究了可重构的脉动体系结构及BP网络到该结构映射算法;探讨了具体实现的相关问题.结果表明,这种方法不仅灵活性强,其实现的硬件也有较高的性价比,使用一片FPGA中的22个乘法器工作于100 MHz时,学习速度可达432 MCUPS.     

小型方向图可重构四单元缝隙天线的设计

提出一种小型方向图可重构天线.该天线是由4个缝隙单元组成的平面阵列,单一的缝隙单元能产生定向辐射方向图,且最大辐射方向是接近缝隙的开口端.将4个PIN二极管集成在4个缝隙单元上,通过4个二极管开关的导通与断开组合成不同的模式,使天线在xoy平面上获得8个定向和多个全向的辐射方向图.仿真结果表明:该天线的定向最大增益为2.90 dBi,全向最大增益为1.38 dBi,半功率波束宽度平均值为136°.该天线是半径为31 mm的圆,体积小,制造成本低,且满足无线通信频段2.40~2.50 GHz,适用于无线局域网(WLAN)等无线通信领域,可以降低多径衰落的影响,提高数据的传输速率.     

Click模块化IPv6路由器性能测试方法研究

可重构路由器具有开放的体系结构,可以灵活重构,具有良好的可扩展性.Click提供了一种可重构路由开发软件平台,其基于构件的模块化特性使其在配置路由器及性能测试方面高效、灵活.文中给出了基于Click的模块化路由器性能测试方法,并设计了路由器性能测试的收发包Click结构,应用Click构件对模块化Click IPv6路由器的吞吐量、丢包率及时延进行测试.测试的方法方便灵活,且可用于可重构路由器模块和整体性能的测试.