一种具有高输出精度及电源电压抑制能力的CMOS环形振荡器的设计

振荡器是许多电子系统的主要部分,相对于晶体振荡器.基于CMOS工艺的环形振荡器具有良好的抗震动及抗电磁干扰性能,在车载系统等震动及电磁干扰条件较为严酷的应用场合表现出优势.本文介绍了一种频率为8 MHz的CMOS环形振荡器的设计,工作电压范围是2.7～5.5 V,工作温度范围是-40～125℃.该振荡器对CMOS环形振荡器的固有缺点进行了针对性的设计,设计中使用的改进的延时单元以及激光校准电路克服了CMOS环形振荡器输出频率片间偏差较大的缺点;使用内部电压源以及电源电压无关的电流源,克服了其易受电源电压影响的弱点.该CMOS振荡器使用HSPICE软件仿真工具设计,并采用UMC 0.6μm工艺制作,测试验证结果表明,电源电压从2.7 V变化到5.5V,振荡器输出频率最大变化范围为士4%.     

适用于DC-DC开关电源的锯齿波振荡器设计

基于恒流源技术设计了一种适合于DC-DC开关电源的锯齿波振荡器,并基于CSMC 0.5μm混合标准CMOS工艺对所设计电路进行了仿真验证。在4 V电源电压及27℃条件下,电路获得了振荡频率为246.61 kHz的锯齿波信号;当温度在0～70℃变化时,锯齿波信号振荡频率在244.14～247.4 kHz变化,最大偏差仅为±1%;当电源电压在3～6 V变化时,锯齿波信号振荡频率在245.94～247.89 kHz变化,最大偏差仅为±0.52%。仿真结果显示,该锯齿波振荡器具有非常好的线性度,适用于DC-DC开关电源。     

一种适应PVT偏差的4GHz双重反馈环形振荡器

在分析传统环形振荡器的基础上,设计了一种新型高频、低噪声环形振荡器.采用改进的全开关状态的延时单元和双重反馈环结构,克服了传统环形振荡器振荡频率低、噪声性能差的缺点,可以有效抑制PVT(Pro-cess Voltage Temperature)偏差对频率的影响.采用TSMC0.18μm CMOS工艺参数,电源电压1.8V,功耗为37.5mW.仿真得到在振荡器中心频率为4GHz时的单边带相位噪声为95.6dBc/Hz@1MHz.     

一种用于锂离子电池管理芯片的时钟产生电路

设计了一种应用于锂离子电池管理芯片的时钟产生电路.针对应用要求,设计了一个环形振荡器,分析了影响振荡频率精度、输出波形及噪声的因素,并设计了一个无电阻的亚阈值电流偏置电路.电路采用0.6μm UMC数字电路工艺实现.Hspice模拟结果表明:振荡器的输出标准频率为1.975 kHz;在各种工艺极限情况下,温度为-40~85℃,电源电压1.5~8 V时,振荡频率在1~3 kHz间,满足时钟精度要求.典型情况下,该时钟产生电路的电流消耗仅为340~375nA.     

一种频率与温度无关的片内RC振荡器设计

文章基于SMIC 0.18μm互补金属氧化物半导体(complementary metal oxide semiconductor, CMOS)工艺，设计了一种频率与温度无关的片内电流模RC振荡器，该振荡器采用1.8 V电源供电，输出频率为100 MHz,振荡器主要由温度补偿电流源、开关电容充放电回路、反相器比较延时单元以及时钟输出单元组成。通过Cadence Spectre仿真验证表明：在-40～125℃范围内，TT工艺角条件下，振荡器的输出频率范围为100.06～100.16 MHz,频率随温度变化为0.10%,用温度系数表示为6.06×10^-6℃^-1;SS工艺角条件下，振荡器的输出频率范围为99.90～100.23 MHz,频率随温度变化为0.33%,用温度系数表示为20.00×10^-6℃^-1;FF工艺角条件下，振荡器的输出频率范围为99.96～100.07 MHz,频率随温度变化为0.11%,用温度系数表示为6.67×10^-6℃^-1。     

低功耗低温漂的RC张弛振荡器

针对在物联网设备中使用的电阻电容(RC)张弛振荡器低功耗低温漂的需求,通过将RC张弛振荡器中的参考电压产生电路和自偏置电流产生电路复合使用,简化电路结构,减小供电电压和偏置电流,降低电路的功耗.采用水平级联的共栅共源结构、反相器链及时钟电压自举结构,减少温度变化对延时及振荡频率的影响.采用串并联电阻网络减少因电阻工艺偏差导致的影响,并将该电阻网络配置成正温度特性,以平衡RC时间常数和比较器延时的温度依赖性,提高振荡频率的温度稳定性.仿真结果表明:本文RC张弛振荡器的振荡频率为1.2 kHz,功耗和温漂系数分别为1.351 nW和139×10-6/℃,与典型RC张弛振荡器相比,其功耗和温漂性能均有显著的提升.     

基于CFA+的正弦振荡电路设计

采用2个电流反馈放大器、2个电容和4个电阻,设计一种基于电流反馈放大器(Current Feedback Amplifier,简称CFA)的正弦振荡电路,分析了振荡器起振条件和振荡频率,电路结构简单.理论分析与仿真结果表明该电路振荡频率稳定.     

隔离可修调低功耗基准电压源

介绍了一种新型的可修调低功耗基准电压源。为适应低功耗集成电路应用,该设计采用共源共栅结构代替传统的放大器结构,使基准电压源的功耗大大降低;为克服由模拟集成电路设计工艺波动而导致的电阻值不精确的问题,该设计引入了电阻修调电路,使该基准电压源在各个工艺角下都能有很好的基准电压输出。同时,隔离式的电阻修调改善了传统的直接熔丝修调带来的噪声影响。在SMIC 0.18μm 3.3V标准CMOS工艺下应用spectre仿真,结果表明,温度变化范围为-40℃~100℃时,温度变化1℃,电压变化量为十万分之一,室温下的参考电压输出为1.22V,3.3V电源电压下的功耗约为3.6μW。该基准电压结构适用于低功耗集成电路设计。     

一种宽调谐范围的毫米波LC压控振荡器设计

基于TSMC 65 nm CMOS工艺,设计了一种具有宽调谐范围的毫米波电感电容压控振荡器,振荡器采用开关电容阵列、大容值范围可调电容和大滤波电容实现频率调谐范围与相位噪声的双优化.通过三组开关电容阵列来获得八条子频段,优选容值范围较大的可调电容来细调每一个频段的振荡频率,获得较大的调谐增益Kvco,从而最大程度地提高频率调谐范围.通过大滤波电容与尾电流源构成的低通滤波器抑制偶次谐波附近的噪声,从而优化相位噪声.仿真结果表明,在1. 2 V的工作电源电压下,压控振荡器的频率调谐范围22. 2 G～29. 2 GHz,中心频率25. 7 GHz,在1 MHz频率偏移处的相位噪声-100. 9 dBc·Hz~(-1),功耗10. 81 mW,芯片核心面积为0. 056 mm~2.     

基于LDMOS电容的振荡器设计

基于0.5μm CMOS工艺,考虑面积、功耗和工作状态中电容容值等因素,采用LDMOS电容来实现高精度频率的振荡器.一般的CMOS电容特性是非单调变化的,而LDMOS电容只工作在积累区和耗尽区,电容特性可近似理想电容.仿真和测试结果表明,在电源电压1.5～5 V大范围变动的情况下,振荡频率稳定性高,达到设计预期效果.在给电容充电用的静态电流只有40 nA的低电流条件下,振荡器模块中电容的版图面积只有65 μm×65 μm,而且LDMOS工艺和CMOS工艺兼容,可以在不增加工艺复杂度的前提下,用较小的版图面积产生高精度时钟信号.     

可用于快速稳定PLL的低时钟抖动VCO设计

设计了一种基于电流控制逻辑（CSL）架构的650MHz环型压控振荡器(VCO),对传统的共源共栅结构偏置电路作了进一步的改善,加了一个电压增益较大的放大器构成有源负反馈以提高抗电源噪声的能力.同时也提出了一种阻尼因子控制电路结构,使该VCO可用于快速稳定的锁相环(PLL).该VCO采用和舰0.18μm双阱CMOS工艺仿真,在频率为20MHz、峰—峰值为200mV的高频电源噪声下,其峰-峰抖动和RMS抖动分别为22.649ps和7.793ps。该VCO输出频率为650MHz,占空比约为52%,增益(Kvco)为925.88MHz/V,线性度良好,在1.8V的直流电源下功耗约为0.7mw。     

低抖动高线性压控振荡器设计与仿真分析

设计一种应用于锁相环(PLL)电路的压控振荡器(VCO).该电路采用浮空电容结构,相对传统接地电容结构,可提高电容充放电幅值,减小时钟抖动.快速电平检测电路,使电路在未采用反馈和补偿的前提下,减小环路延时,从而实现高线性.电路采用CSMC 0.6 μm CMOS标准工艺库实现.仿真结果表明:振荡频率为0.79,24,30 MHz时的相位噪声达到-128,-122,-120 dBc·Hz^-1@1 MHz.通过调节外接电阻电容,使得电路在3~6 V电源电压下,输出100.0~3.0×10⁷ MHz的矩形波,电路兼具低相位噪声和高线性特性.     

面向光通信应用的CMOS 28 Gbps低功耗高抖动容限CDR电路设计

为了解决光模块中高功耗芯片恶化激光调制器性能，以及解决收发端时钟基准偏差导致误码率高的问题，设计了一款低功耗高抖动容限的时钟数据恢复电路（CDR）。通过采用压控振荡器（VCO）型全速时钟的CDR系统架构和电感峰化的时钟缓冲技术，降低了CDR芯片的功耗；通过在CDR积分通路中引入零点补偿电阻，提高了CDR的抖动容限。该CDR采用CMOS 65 nm工艺设计和1.1 V电源供电，后端仿真结果表明：当CDR电路工作在28 Gbps时，功耗是2.18 pJ/bit，能容忍的固定频差是5 000 ppm，恢复时钟的抖动峰峰值是5.6 ps，抖动容限达到了设计指标，且满足CIE-25/28G协议规范。     

自偏置的多段曲率校正带隙基准源

典型的帶隙基准电压源电路是由CMOS工艺产生的具有负温度系数的寄生横向BJT的发射结电压VEB和具有正温度系数的热电压Vt 相补偿产生零温度系数的基准帶隙电压源。但是VEB与温度不是线性关系, 因此VREF需要被校正。本文介绍了一种高精度自偏置多段二次曲率补偿的CMOS帶隙基准电压源。采用0.5 m CMOS工艺、工作电压为3.3V,该芯片室温下功耗为94W。设计在0 oC—75 oC有效温度系数达到了0.7ppm/oC。     

固态Marx发生器均流技术研究

为了提升固态脉冲发生器在低阻抗负载时的稳定性,提出了一种并联开关管电路的均流技术,采用增加小电阻降栅压的方法,设计了并联开关管测试电路和并联全固态Marx发生器测试电路对其均流效果进行验证.实验结果表明,并联结构的脉冲电源的内部浪涌电流得到有效抑制,开关管工作在安全工作区内,脉冲电源系统的稳定性得到了提高.     

采用介质谐振器的高稳定度GaAs FET振荡器

在对介质谐振器特性及其反馈电路特性分析的基础上，采用微波集成电路技术研制出一种新型的用介质谐振器作为反馈电路且具有高频率稳定度的GaAs FET振荡器，并考虑了该振荡器的偏置电路，结果表明，该振荡器具有大于1000的外部品质因素；在振荡频率为11．85GHz，输出功率为70mW时，其效率为20％，大于1000MHz的调谐范围，用同样的微带电路形式，用5种不同的介质谐振器可以得到9－14GHz的振荡频率，在－20℃-60℃温度范围内可以得到低于150kHz/℃的高频率稳定度。     

硅衬底SrTiO3薄膜的热敏特性

利用氩离子束镀膜技术在SiO2/Si衬底上淀积钛酸锶（SrTiO3）膜,并制成平面型电阻器。结果表明：在实验温区（28～150℃）内,SrTiO3薄膜具有负温度系数电阻特性,且热敏牧场生比较明显,在室温30℃时,温度系数α达－2．15％℃^-1。建立热敏电阻－电容器并联模型,分析了频率对不同温度下薄膜电阻器阻拢的影响。在实验温区内,SrTiO3薄膜的介电常数具有较好的热稳定性。     

2.5V 19-ppm/℃的带隙基准电压源设计

论文在分析传统带隙基准源的基础上,设计了低电压输出的带隙基准电压源电路.采用Charter 0.35μm标准CMOS工艺,并用Mentor Graphics公司的Eldo仿真器对带隙基准电压源电路的电源特性、温度特性进行了仿真.该带隙基准电压源的温度系数为19-ppm/℃,在室温下当电源电压2.0~3.0 V时,基准电压源输出电压为(915.4±0.15)mV,功耗小于0.2-mW.     

一种带有迟滞比较器的新型RC振荡器

为了提高振荡器对电源电压波动的抑制能力,在分析传统振荡器的基础之上,提出一种新型的RC比较器,该新型电路采用迟滞窗口可变的迟滞比较器,可以降低电路对电源变化的敏感性。其中比较器可以根据电源电压的变化动态改变迟滞窗口的位置,保证比较器正常工作,从而达到降低电路对电源变化敏感性的目的。基于上华工艺,完成对电路的仿真和流片测试工作。仿真测试结果表明振荡器受电源电压波动影响较小可以提供稳定的频率。电路用于实际芯片设计中,能够满足芯片的工作要求为芯片提供稳定时钟。     

开关电源控制芯片中减小EMI的一种电路实现方法

从减小噪声源的思路出发,根据扩频理论,提出了一种应用在开关电源控制芯片中的减小EMI的电路实现方法.采用三角波调制的方法调制振荡器的频率,通过采用调频PWM开关技术,使原本集中在开关频率及其高次谐波的尖峰上的能量展开到更宽的频带上,从而减小了EMI噪声.通过对振荡器输出脉冲波形的频谱分析,验证了所提出的振荡器结构可以实现减小EMI噪声源的作用.