一种全数字延时触发器设计

传统的单稳延时电路需外接RC支路,故精度不高,稳定性差,预置不直观。与之相比,全数字化设计的触发器采用时钟计数与预设值较容易实现延时,准确性、稳定性大大提高。延时范围与时钟频率有关,亦随计数器位数增加而增加,最高分辨率由器件响应速度确定,定时精度与时钟步长有关。由于采用数字比较方法,可实现不同量程（μs~数10s）切换。该设计可用于要求较高的实验场合。     

用VHDL语言实现基于布尔过程论的组合电路的设计

VHDL作为一种IEEE标准的电路硬件描述语言 ,正广泛地被电子技术人员使用。概要地介绍了布尔过程理论和VHDL标准语言 ,并对其在组合电路设计中的应用作一些探讨     

基于VHDL语言的可置数十位计数器的设计

介绍了基于Lattice公司开发的ISPexpert软件,利用EDA技术对可置数十位计数器,应用VHDL语言进行电路设计的过程。     

VHDL设计中电路简化问题的探讨

从描述方法、设计规则、逻辑函数分析了VHDL设计中容易引起电路复杂化的原因,并提出了相应的解决方法。     

基于VHDL语言的全功能计数控制装置的设计

利用VHDL语言在PLD器件上设计全功能计数控制装置，使其实现计量、显示长度并根据预置数输出控制信号的功能。设计体现了VHDL语言的规范、高效，编程灵活、容易升级的特点。系统程序采用Ahera公司的MAX plusⅡ软件设计，下载至FLEX10K系列芯片。     

SCI接口电路的VHDL设计与实现

该文详细阐述了SCI接口电路的设计思想，并介绍了如何以VHDL 为描述工具利用EPLD器件设计数字系统的方法。     

定时计数器实现单片机精确延时

定时计数器在单片机应用中非常广泛,精确延时是定时计数器一个重要应用.分别用查询法、中断法以及查询和中断相结合的方法实现1 ms的延时量,使LED灯按照1 Hz频率闪烁,总结定时计数器在定时方面的特点,加强学生对单片机定时计数器的理解.     

利用数字技术的延时电路

本文根据 CMOS数字 IC原理 ,详细讨论了利用 CD40 6 0集成电路的 14级分频 ,实现延时的一种电路。     

一种投影设备延时保护电路的设计

本文介绍了一种新型的延时保护电路 ,分析了该电路的硬件实现和原理 ,并指出该电路在多媒体教室投影设备中的保护作用 .该电路耗电少 ,体积小 ,可靠、稳定 ,值得推广应用 .     

基于VHDL语言的数字电路设计

简要介绍了硬件描述语言VHDL语言的基本结构 ,并将应用VHDL语言的软件设计方法和传统的数字电路硬件设计方法相对照 ,阐述了其在数字电路设计上的应用     

图书馆自动化管理系统中的催还通知模块的实现

本文利用了Visual Foxpro3.0中文数据库语言对图书馆自动化管理系统中流通模块的催还通知子模块进行了设计。     

GITB成卷系统输出子模块的设计与实现

本文分析了Ｗｉｎｄｏｗｓ３．１环境下字处理程序排版处理的特点，用面向对象的编程技术设计了一种排版处理的算法，并在ＧＩＴＢ成卷系统输出子模块中予以实现。使用情况表明，排版效果良好，文中总结了排版处理程序的设计思想，详述了实现策略和算法。     

电视机中延时解调器的延时量对重现彩色的影响

本文从理论上论证了延时解调器中63．943μs的延时时间和延时线的误差对重现彩色的影响，并对延时补偿网络的缺陷进行了分析论述．     

MCS—51反汇编打印模块设计

本文分析了MCS—51指令系统的结构、特点和直接寻址空间的组成,介绍了反汇编程序设计方法和反汇编打印接口。反汇编打印模块能在开发机上任何2K程序存储器地址空间工作,把MCS—51指令机器码生成汇编语言并按其标准格式打印出来,也可打印机器码清单或数据,适用于各种通用打印机,并具有自动换页功能。     

组合夹具CAD中子组装模块参数化设计的研究

本文提出了组合夹具CAD子组装模块的概念,进行了参数化设计的探讨。文中重点叙述了参数化设计的方法及其优越性,并对设计中的具体问题,如夹具元件的确定,参数的输入、模块的生成等,做了深入的介绍。     

基于FPGA的数控系统接口模块硬件电路的设计

在数控系统的设计中,数控主板与伺服驱动器的电平标准不一致,因此存在着电平转换的问题,同时还存在伺服电机的反馈信号实时处理问题。本设计利用FPGA的Cyclone芯片搭建一个数控系统的伺服接口硬件平台,为两轴数控车床系统提供了主控板与伺服驱动器之间的接口,并通过FPGA管理机床的输入输出信号,接收下位伺服的反馈信号,监测伺服的工作状态。该设计能够大大减轻主控处理器的负担,使整个数控系统的性能得到了很大的提升。     

OTA－C可变迟延均衡器设计

本文报导了由跨导运算放大器（ＯＴＡ）和电容（Ｃ）实现的双二次可变迟延均衡器，其迟延曲线形状和最大迟延频率可分别由各自控制电流调节。该电路中无电阻，易于单片集成。本文详细分析了双二次迟延均衡器的基本原理，提出了实现迟延均衡器的电路结构，并给出了电路的计算机模拟结果。     

基于VHDL语言的循环码编译码系统的设计

介绍了循环码编译码系统的特点。以一个(15，6)循环码为例，使用硬件描述语言VHDL对该系统进行了设计，并使用FPGA对描述电路进行了综合，得到了该系统的顶层电路，最后下载到PLD芯片上。     

软件系统设计中的模块化思想和技术

本文回顾了设计大型数据处理系统中广泛应用的结构化设计(SD)方法、结构化分析(SA)及结构化程序设计(SP),阐明控制问题复杂性的抽象和分解思想、模块特性、划分模块的原则和评价模块质量标准及模块独立性概念。     

子空间格代数的模

本文讨论了子空间格代数模中的有限秩算子,得到了一些结果,这些结果包含了格代数中已有的结论.