一种Turbo迭代译码的联合自适应方案

迭代译码可以提高Turbo码的译码性能,但也增加了译码时延。为了降低Turbo译码时延,提出了一种联合自适应优化方案,首先在保证系统总体性能要求的情况下,利用外部自适应迭代准则确定迭代次数,然后在此基础上进一步采用内部迭代停止准则,该联合自适应迭代方案的平均迭代次数比单独的外部和内部迭代方案都小,误帧率性能与外部自适应迭代相当。     

一种有效的Turbo码迭代译码停止判据

为了降低Turbo码的译码时延,这里从Turbo码迭代译码过程作为一非线性动态系统的观点出发,提出了一种有效的迭代译码停止判据,仿真结果表明这种停止判决方法减少了Turbo码译码的平均迭代次数,同时译码性能没有降低.     

非二进制RS-Turbo级联码性能研究

介绍了非二进制Turbo码的编码器结构,详细分析了逐符号对数MAP译码算法.在此基础上,设计了一种RS-Turbo级联码方案,该方案包括一个RS(255,239,8)外码和一个非二进制Turbo内码.仿真结果表明,与单纯使用非二进制Turbo码相比,本文提出的级联方案可明显改善高信噪比情况下的BER性能,同时可降低迭代次数.另外,级联RS码可为Turbo迭代译码提供简单可行的停止准则.     

基于平均熵的Turbo码迭代译码停止准则

本文首先阐述平均熵在Turbo码迭代译码过程的性质，从中可以观察到译码算法的收敛程度与平均熵的变化趋势一致。然后，我们基于平均熵提出一种新的Turbo码迭代译码停止准则。仿真结果表明，对比现有的其它准则，这种新的准则能够在保持译码的误比特率性能和算法的计算复杂度的同时，有效地减少迭代次数。     

改进的Turbo码自适应迭代译码算法及其性能仿真

获得优良的差错控制特性和多次迭代处理产生大的时间延迟是一对矛盾.为了有效解决这一问题,对Turbo码机理和迭代译码技术进行了深入研究,在此基础上,提出一种改进的自适应迭代译码算法.该算法的实质在于其新颖的译码迭代终止判决策略.通过使用译码器产生的尾比特进行错误检测并设计合适的最小迭代译码次数Imin,可以确保在较低的误码率情况下,有效地减少平均译码处理的迭代次数.计算机仿真以及对仿真结果的比较分析证明了这种改进的Turbo译码算法能够有效减少译码时间延迟.     

基于FPGA的WIMAX LDPC码译码器设计与实现

提出了基于TDMP-NMS算法的部分并行LDPC码译码器结构,其具有TDMP算法译码收敛快和NMS算法保持较好误码率性能下实现简单的优点.该译码器支持WIMAX标准中所有码长和码率LDPC码的译码.设计了一种基于桶形移位寄存器的重组网络单元,实现了对该标准中19种码长LDPC码译码的支持.采用一种适合于TDMP算法及其各种简化算法的动态迭代停止准则,使译码器能根据译码情况自适应地调整迭代次数.结果显示所提方案在提高译码器吞吐率的同时有效减少了译码器的硬件资源消耗.     

基于AWGN多次迭代的Turbo码与卷积码性能比较

分析了卷积码及由其发展出的Turbo码的编码原理,给出了这2种编码方法的结构特征和最大后验概率(MAP)的译码算法;分别对卷积码和Turbo码进行仿真,得到在码长1024尽可能多的迭代次数情况下的Turbo码误码率(BER)曲线和采用维特比译码方法的卷积码误码率曲线.通过比较2种编码方法的仿真结果验证了Turbo码编码和译码系统的性能比传统的卷积码系统性能优异的结论,提出并描述了尽可能多次迭代的Turbo码对卷积码在性能上的具体优势.     

基于Turbo码译码的动态停止迭代译码算法

Turbo码译码是迭代译码,译码所带来的延时较大.为了解决这个问题,可以运用动态的迭代译码算法.基于文献[1]提出来的迭代停止判决的思想,根据信道条件的好坏的情况下,提出了CRC-SDR迭代停止判决.并对所提出的CRC-SDR停止迭代判决进行了仿真,与其他译码迭代停止判决的仿真结果相比,所提出的CRC-SDR的译码平均迭代次数明显降低,且译码性能没有下降,故提出来的CRC-SDR改进算法是可行有效的.     

Turbo码译码的动态停止迭代准则的改进

提出了一种改进的动态停止迭代译码准则和方法,即CRC-MOR(cyclic redundancycheck-measurement of reliability)迭代停止准则,解决了在Turbc码译码时进行多次迭代,造成较大的译码延时。对所提出的CRC-MOR迭代停止判决准则进行的仿真,以及仿真结果与CRC和MOR译码迭代停止判决方法相比较,验证了所提出的改进迭代停止准则在译码性能没有降低的情况下,可以明显地降低平均迭代次数,减小译码延时。     

一种新的联合译码方案研究

提出了一种新的联合译码方案。该方案结合了卷积码和Turbo码译码算法的优势,在译码端采用三个译码器,前两个译码依然为经典Turbo码译码结构并采用Log-Map算法,最后一个译码器接收译好的信息位、校验位和外信息值,采用维特比译码算法。经过迭代译码,能够进一步提高传统Turbo译码的性能。仿真结果证明在10次迭代以前,至少能够获得0.1dB的编码增益。     

基于AWGN信道下Turbo码的性能仿真及分析

给出Turbo码在AWGN信道下的仿真系统结构。仿真系统的Turbo编码器由2个相同的分量编码器通过交织器并行级联而成，编、译码器中所用的交织器为随机交织器，SISO译码算法采用Log—MAP算法，通过计算机仿真，对RSC结构、交织器长度、凿孔和循环迭代次数等主要因素进行分析。结果表明：由于Turbo码很好利用迭代译码方法以及香农信道编码定理中的随机性编码译码条件，在AWGN信道的低倍噪比条件下Turbo码能发挥良好性能。     

基于原模图LDPC码的联合信源信道译码器的硬件实现

采用FPGA(field programmable gate array)设计基于原模图低密度奇偶校验(low density parity check,LDPC)码的联合信源信道译码器,信道部分和信源部分都是由原模图LDPC码组成.在原模图LDPC码联合译码器的硬件实现架构中,通过2步循环扩展得到了适合硬件实现的准循环原模图LDPC码,译码器信息的迭代更新采用TDMP (Turbo decoding message passing)分层译码算法,采用的归一化最小和算法使得P-JSCD(photograph-based joint source and channel decoding)具有部分并行结构.最后,为了降低资源消耗和译码延迟,采用了提前终止迭代策略.基于FPGA平台的硬件实现结果表明,该联合译码器的译码性能非常接近相应的浮点算法,并且最大时钟频率达到193.834 MHz,吞吐量为24.44 Mbit/s.     

乘积码的一种新的迭代译码算法

乘积码是利用线性分组码实现长码的典范,能纠正大量的随机错误和突发错误,当以Turbo码的思想实现乘积码的迭代译码时,可获得很高的编码增益.针对乘积码提出一种新的迭代译码算法,该算法的反馈方式有别于Turbo码的传统迭代译码,是通过输出软信息与接收软信息进行线性叠加来实现的,此时子译码器的候选码字个数将大为降低,同时译码输出也无须做复杂的LLR计算,直接映射为由-1, 1组成的软输出矩阵,从而在牺牲较小性能的情况下很大程度地降低了译码复杂度.     

Turbo码迭代译码算法研究

迭代译码是Turbo码具有良好译码性能的一个重要原因。本文在描述Turbo码基本结构的基础上,对Turbo码的几种迭代译码算法进行了计算机仿真研究及对比分析。     

Turbo码的Simulink建模及性能测试

针对Turbo码编译码器结构复杂、仿真困难的问题,提出了一种完全基于Simulink模块的Turbo码仿真模型。编码器中,分量码采用循环系统卷积码,使分量码的奇序列与原始信息相同。译码器采用流水线译码方式,由Simulink模型库中的后验概率译码(A Posteriori Probability Decoder)模块构成,使译码过程变得直观和便捷,简化了编译码器的复杂性。通过仿真,分析了迭代次数、交织长度及不同译码算法对Turbo码性能的影响。结果表明,单比特信噪比(Eb/No)为2 dB时,误比特率(BER:Bit Error Rate)可以接近10-7;迭代次数增加到7次以后接近饱和;交织长度越大,Turbo码性能越好。     

一种BICM-ID内嵌Turbo码译码分级选择停止准则

本文提出一种比特交织编码调制加迭代译码（ BICM-ID）内嵌的Turbo码译码分级选择停止准则。该分级选择停止准则按照信息比特的后验对数似然比（ LLR）绝对值大小对信息比特进行不同可靠性级别分类,针对不同类别设置相应收敛测试准则。较可靠的类别通常更早停止迭代,以节省计算量,而可靠性较低的类别则进行更多次的迭代以获得更高的译码精准。对于较早收敛的类别,关于这些信息比特的计算几乎停止,除了对前向度量和后向度量构成的马尔科夫链的更新。由于对早期收敛的类别的不必要的计算被省略,本分级选择停止准则节省了后期迭代的计算量。结果显示,本停止准则比典型的整帧交叉熵（ CE）停止准则节省将近10%的迭代处理时间,而BER性能则接近。     

基于外信息符号差的 LT码串行译码算法

在无线通信系统中,LT码采用置信传播（ BP ）译码算法进行译码,缺少有效的迭代控制机制。针对这一问题,首先将串行置信传播（ SBP ）算法应用于LT码的译码,极大地提高了译码收敛速度。其次,通过对LT码在加性高斯白噪声（ AWGN）信道下的外信息转移（ EXIT）曲线的分析,提出了一种基于外信息符号差的串行置信传播（ ESD-SBP ）译码算法,即根据一次完整迭代前后符号节点译码器（ SND）的外信息符号变化情况来快速判断译码收敛情况、控制迭代停止。最后对固定迭代次数、互熵算法（CE）、循环冗余校验（CRC）以及外信息符号差算法（ESD）进行了性能对比。仿真结果表明,在不降低串行译码（ SBP ）算法性能的前提下,可以有效减小迭代次数。     

基于SISO Cyclic-2 PML算法TPC译码器的仿真研究

Turbo乘积码(Turbo Product Codes TPC)通过将软输入软输出迭代译码引入到线形分组乘积码获得了优异的译码性能.本文对TPC软输入软输出(SISO)Cyclc-2 PML译码算法及TPC的串行迭代译码结构进行了介绍,并对基于SISO Cyclic-2 PML算法的TPC译码器进行了仿真研究.     

分组Turbo码软判决自适应Chase译码算法的研究

针对二进制分组turbo码提出了一种加快译码速度的软判决译码算法-自适应门限Chase译码算法(ATC).该算法以迭代Chase算法为基础,根据传输系统编码方案和信道条件联合确定Chase算法中不可靠比特数,从而可以减少测试序列的数目,并利用外信息的三角函数代替迭代译码时的归一化因子,以达到降低软判决译码复杂度的目的;与迭代Chase译码算法相比,该算法可在译码复杂性和译码性能之间达到平衡.仿真结果表明:ATC算法能在保持turbo码的译码性能基础上,提高译码速度,降低译码复杂度.     

改进的TPC译码器设计与实现

为改进Turbo乘积码(TPC)硬件译码器的性能和降低实现复杂性,采用理论分析和实现仿真的方法,通过对TPC码基本编译码原理的深入分析,基于Chase2软判决译码算法的迭代译码过程的研究和仿真基础上,提出改进迭代译码过程中外部信息计算的方法,给出了其FPGA设计和实现方法.研究结果表明:使用的改进算法对编码参数为(64,57,4)的TPC码进行译码在译码迭代次数为3次、不可靠位数选择为3位时,在误比特率为10-6条件下,编码增益能达到6.8 dB.