基于SIMD技术的可重构去块滤波器结构

由于去块滤波运算数据量庞大的特点以及视频解码实时性的要求,近年来,去块滤波运算的硬件加速器已逐渐成为研究的热点。从兼顾系统的灵活性与性能的角度出发,设计了一种可重构去块滤波器。与传统的支持单一标准的去块滤波硬件加速器相比,该滤波器具有以下优点:实现了一种滤波算法可配置的滤波器结构,从而可以支持多个视频编码标准;采用了基于SIMD单指令多数据流技术,实现滤波数据全并行运算,使硬件高度规整,易于芯片布局布线;设计了1个4级可配置的流水线,重构为不同视频标准的去块滤波器,复用硬件资源,提高了硬件利用率和系统数据吞吐量。用这种架构实现了1个同时支持H.264、AVS、VP8、RealVideo 4种标准的多标准去块滤波加速器,时钟频率为200 MHz,能够用于多标准高清视频的实时滤波处理。     

基于FPGA实时处理的视频信号滤波模块设计

以Xilinx公司生产的FPGA芯片XC4VSX25及其开发系统为实验平台,针对TVP5150视频解码器输出的ITU-R BT.656格式数据,采用帧内滤波方法,通过VHDL硬件语言设计空间域滤波器,实现视频灰度信号的实时提取,并对每帧视频数据在二维空间内进行滤波与处理,这种方法可用于实时处理要求较高的场合。     

形态滤波器在交通视频检测中的应用

介绍交通视频检测的基本过程,分析了交通视频图像的特征,研究了三种形态滤波器——中值滤波器、普通形态滤波器、顺序滤波器对交通视频图像的处理能力．顺序滤波器的使用依赖于二值图像中噪声与目标的分布参数P．提出了选择交通视频图像分布参数P和滤波窗大小的基本方法．实验证明,选用合适参数P的顺序滤波器能够大大减少计算量,快速地处理交通视频的二值图像,基本满足在各种气象条件下的实时采集交通数据的要求。     

面向 HEVC 的高效插值滤波 VLSI 架构设计

为满足 HEVC(High Efficiency Video Coding)标准解码器中数据高吞吐率和高访存量的要求, 提出了一种 面向 HEVC 的高效率分像素插值滤波 VLSI(Very Large Scale Integration)架构设计。 在 HEVC 标准分像素插值算 法的基础上, 构造高并行度和流水线的插值滤波 VLSI 架构; 利用滤波器系数反转对称性, 设计可复用 8 阶滤 波器结构, 以减少滤波器硬件面积; 在传统的单输入通道插值器的基础上, 设计两路并行的 8 输入插值器, 以 提高数据吞吐量。 实验结果表明, 该设计能在频率为 34. 2 MHz 下完成 1 920伊1 080@ 30 帧/ s 视频解码需求, 同时, 能够满足 3 840伊2 160@60 帧/ s 视频的实时传输。     

一种FPGA实现的红外小目标检测算法

针对环形去最大中值滤波和帧间轨迹关联红外小目标检测算法流程与现场可编程门阵列(FPGA)并行不兼容的问题,对原有算法进行了并行化改进.主要从简化阈值计算、采用上一帧统计值进行自适应阈值分割和多帧检测循环三个方面进行了优化.在对检测性能影响较小的前提下,通过对算法结构进行优化,消除了算法中全局计算依赖,使其更适于FPGA进行算法实现.以FPGA实现优化后算法时,在80 MHz工作时钟下,处理2 800×2 800像素图像能够达到10帧/s的速度,满足大部分实时红外探测系统的要求.     

H.264去块效应滤波器的算法设计与电路实现

H.264视频编码标准的去块效应滤波器在改善视频主观质量的同时,也引入了巨大的计算量。为了得到一个高处理能力和低电路规模的去块效应滤波器,提出一种将对外部存储器的读写操作与滤波计算并行执行的滤波算法,并给出了该算法的电路结构。基于0.18μm的工艺,用Verilog语言对该算法和结构进行了实现。结果表明,综合后电路的关键路径最大时延为7 ns,电路规模低于1.65万门,能够以111.7帧/s的帧率对1 280×720分辨率的图像进行滤波处理。与现有的设计相比,本设计节省了32.5%的面积,同时提高了79.3%的处理能力。     

基于FPGA的层叠滤波器实现

层叠滤波器是一种非线性数字滤波器,其结构简单、规则、有重复性,非常适合用FPGA(field programmable gate array,现场可编辑程门阵列)器件实现.基于一种二进制树搜索算法,结合位串行(bit-serial)结构,给出了用VHDL硬件描述语言实现中值滤波器、传统阈值层叠滤波器的系统设计方案.仿真结果表明,该方案在适当增加资源的情况下提高了滤波速度,有一定的工程实用性.     

H.264去块效应滤波器的算法设计与电路实现

H.264视频编码标准的去块效应滤波器在改善视频主观质量的同时,也引入了巨大的计算量。为了得到一个高处理能力和低电路规模的去块效应滤波器,提出了一种将对外部存储器的读写操作与滤波计算并行执行的滤波算法,并给出了该算法的电路结构。基于0.18μm的工艺,用Verilog语言对该算法和结构进行了实现,结果表明,综合后电路的关键路径最大时延为7ns,电路规模低于1.65万门,能够以111.7帧/s的帧率对1280×720分辨率的图像进行滤波处理。与现有的设计相比,本设计节省了32.5%的面积,同时提高了79.3%的处理能力。     

FIR滤波器的CSE优化算法设计及其FPGA实现

为了减少有限长单位冲激响应滤波器对FPGA资源的消耗,在水平共同子表达式消去算法和垂直共同子表达式消去算法的基础上,提出了一种优化CSE算法来设计滤波器,使滤波器运算单元得到更多的资源复用.应用DSP Builde:建立模型,以图形化界面实现一个32阶的低通有限长单位冲激响应滤波器,并用Modelsim和Quartus II进行仿真.仿真结果表明:运用优化CSE算法设计的有限长单位冲激响应滤波器比用传统CSE算法设计的滤波器使用更少的逻辑单元,且优化设计的有限长单位冲激响应滤波器较直接乘法实现方式及分布式实现方式节省较多的硬件资源.最后,在Altera公司DE2开发板上实现所设计的滤波器,硬件实现表明所设计的滤波器滤波效果和仿真结果一致.     

针对鬼成像的聚合型三维目标匹配滤波

针对视频鬼成像重构采样次数少、清晰度低、噪声大等问题，提出了一种聚合型三维目标匹配滤波方法.首先将鬼成像视频中的每一帧图像与待优化帧进行块匹配，将块匹配后的每一帧图像按照时序排序组成三维矩阵.根据每一帧图片的帧序，赋予其不同的帧权值，对矩阵进行三维加权中值滤波.经过运动目标的欠采样仿真与实验对比后，结果表明本文方法相较于现存的三维滤波方法，不仅噪声系数更低、结构保留程度更好，同时获到了更好的主观评价(Brisque).对比原始实验恢复图，本文方法在噪声系数和边缘模糊度上分别下降34.25%,6.86%,在Brisque主观评价上提升了45.84%.     

自适应定向加权中值滤波

提出了自适应定向加权中值(ADWM)滤波的算法. ADWM滤 波是结合定向滤波与加权中值滤波的思想而构造的滤波模型, 是一种高度非线性的图像平滑 和增强技术. 运用移动窗口方差和基方差使ADWM滤波获得了自适应性. ADWM滤波器既有定向 滤波器的特征, 也有中心加权中值滤波器的特征. 定向滤波器可以有效保持边缘, 而中心加 权中值滤波器对减少随机噪声尤其有效, 同时也能在一定程度上减少冲击噪声的数量, 并根 据子窗口内像素的最低方差自适应地调整中心像素的权值以保持图像的细节.     

应用于H.264/JVT/AVC中的解块滤波结构的算法实现

根据H.264/JVT/AVC的要求,设计了一个有效的解块滤波的硬件结构.我们使用具有可配置数据通道的8×4 8-b it移位寄存器来提供滤波器(并行输入,并行输出的F IR滤波器)所需要的水平和竖直方向上的数据,设计了两个SRAM片,一个存放当前图像数据,另一个存放相关联的数据.在0.25微米技术下的综合结果是:19.1K门(不包含96×32和64×32的两个SRAM),100 MH z.此硬件结构也可以完成720 p,30 MH z的滤波要求.     

基于差值控制细胞神经网络图像滤波器

差值控制细胞神经网能够实现灰度图像滤波等复杂运算.针对原有差值控制细胞神经网中值滤波器在稳定性和可实现性上存在的不足,提出了一种伪中值滤波器(CNN PM-filter),进而引入Mask图构造了选点式伪中值滤波器.从实验结果和相关度分析可以看出,本文提出的两种滤波器在改善稳定性与实现性的同时,没有影响到滤波器的性能,而选点式伪中值滤波器能有效降低滤波造成的模糊图像,取得更佳处理效果.     

可配置并行HEVC去块滤波VLSI设计

提出了一种滤波单元数可配置的HEVC去块滤波器VLSI结构。通过对HEVC的去块滤波算法分析,针对滤波块间相互独立进行滤波的特性,设计了滤波单元数可配置的并行结构。该结构将滤波单元设计成基本单元,数量可调节。在提高了吞吐率和计算效率的同时,解决了VLSI设计中面积过大的问题。并设计了转置模块,有效地对数据进行调整,以提高流水线运行效率。在SMIC 0.13μm工艺库下,进行逻辑综合,滤波单元采用4个,系统总门数为59.7K。在时钟频率300MHz下,可处理3840×2160@33fps的视频序列。     

基于异构平台的图像中值滤波的OpenCL加速算法

图像噪声降低了图像信噪比和质量,去噪是图像处理工作的重要环节之一.本文提出了一种基于开放式计算语言(OpenCL)架构的图像中值滤波快速降噪并行算法.介绍了OpenCL体系结构特点和中值滤波处理流程.根据图形处理器(GPU)的并发结构特点,对图像中值滤波功能模块进行了并行优化,降低了算法复杂度.通过充分激活NDRange索引空间中的工作组和工作项来提高数据访问效率,优化内核工作组配置参数,实现了中值滤波器的并行处理.实验结果表明,在图像质量保持不变的情况下,与基于CPU的串行算法、基于开放多处理(OpenMP)并行算法和基于统一计算设备架构(CUDA)并行算法性能相比,图像中值滤波并行算法在OpenCL架构下NVIDIA GPU计算平台上分别获得了29.74、17.29、1.15倍的加速比.验证了算法的有效性和平台的可移植性,基本满足应用的实时性处理要求.     

自适应型中心加权的中值滤波器

针对低噪声污染的图像提出了一种改进型中值滤波算法.该算法是一种自适应型中心加权的高效中值滤波算法.通过粗略地检测图像中的冲击噪声污染率,来自适应地调整中心像素的权值.从而控制新的滤波器对不同污染程度的噪声图像进行不同程度的平滑,即对轻度污染的图像进行轻度的平滑,而对污染比较严重的图像进行重度的平滑.实验结果表明.新的滤波算法优于传统的中值滤波器及其他一些典型的改进型中值滤波器.     

采用梯度滤波方法的夜间车辆检测

研究视觉交通监控的夜间车辆检测问题,提出一种基于视频图像处理提取夜间交通车辆完整轮廓的方法.通过梯度滤波消除路面反光的干扰,然后对经过预处理的相邻视频帧图像实行三帧差分分割运动区域,最后设计级联形态学滤波器对获得的车辆轮廓进行规整.多段典型的夜间交通视频测试结果表明,方法能有效地消除路面反光和环境光照的干扰,准确地提取夜间交通车辆的完整轮廓.     

数字视频图像传输中基于FPGA的图像去噪方法

在靶场测试实验中,为了节约经费和节省时间,需要将大量的视频图像进行高速传输与存储,以方便事后处理.研究了数字视频图像传输中一种基于FPGA(Field Programmable Gate Array)的数字图像去噪方法,设计了基于FPGA的图像滤波器,并利用Matlab进行仿真实验.得出基于均值操作的自适应中值滤波方法...     

一种改进的最优全方位结构元约束层叠滤波设计方案

改进的中心加权中值滤波方案较常规中值滤波方案对图像的降噪或噪声衰减能力较强,同时对图像的边缘保持较好;而最优全方位结构元约束层叠滤波适于消除加性白噪声和脉冲噪声,但对图像高频部分的微波细节的保持能力较差,于是在最优全方位结构元约束层叠滤波设计中引入改进的中心加权中值滤波的主要思想,得到了一种新的滤波改进算法,从理论分析和图像处理仿真实验表明,该类滤波器既有有效地滤除噪声,又可充分保留原图像的细节信息。     

航拍图像暗通道先验去雾算法速度改进

针对暗通道先验去雾算法复杂程度较高,利用引导滤波精细化大气透射率图层时间较长的问题,提出一种用中值滤波精细化透射率图层的算法改进航拍图像去雾速度.改进算法定义了一种算法简单且具有边缘保护效果、与滤波窗口无关、时间复杂度为O(1)的中值滤波器,对云雾均匀的输入图像,用中值滤波较好地模糊了计算暗通道图层而产生的块状处理结果...