基于环栅纳米线隧穿场效应晶体管的解析模型

对环栅纳米线结构的隧穿场效应晶体管进行建模分析, 给出电流解析模型, 证明隧穿场效应管有良好的亚阈特性。研究发现, 环栅纳米线隧穿场效应管的亚阈值斜率SS的大小与圆柱体硅直径d_nw、环栅氧化层厚度t_ox以及漏电压V_dd的变化规律均成正比, 即圆柱体硅直径d_nw、环栅氧化层厚度t_ox和漏电压V_dd越小, 亚阈区的性能越好。这一模型的研究为场效应晶体管在低功耗电路中的应用打下良好基础。     

双栅非晶InGaZnO薄膜晶体管有源层厚度对电学性能的影响

双栅非晶InGaZnO薄膜晶体管(DG a-IGZO TFTs)具有比单栅a-IGZO TFTs更优良的电学性能.文中基于a-IGZO/SiO_2界面缺陷态呈指数型分布的模型,讨论了在界面缺陷态影响下双栅驱动的DG a-IGZO TFTs有源层厚度对电学性能的影响.研究结果表明:随着有源层厚度的减小,双栅驱动模式下DG a-IGZO TFTs两栅极的耦合作用增强,有源层上、下表面的导电沟道向体内延伸,使器件的场效应迁移率显著增加;界面缺陷态对DG a-IGZO TFTs场效应迁移率的影响随着有源层厚度的减小而降低,对亚阈值摆幅的影响随着有源层厚度的减小而增大.     

槽栅槽源SOI LDMOS器件结构设计与仿真

为了提高SOI(silicon on insulator)器件的击穿电压,同时降低器件的比导通电阻,提出一种槽栅槽源SOI LDMOS(lateral double-diffused metal oxide semiconductor)器件新结构.该结构采用了槽栅和槽源,在漂移区形成了纵向导电沟道和电子积累层,使器件保持了较短的电流传导路径,同时扩展了电流在纵向的传导面积,显著降低了器件的比导通电阻.槽栅调制了漂移区电场,同时,纵向栅氧层承担了部分漏极电压,使器件击穿电压得到提高.借助2维数值仿真软件MEDICI详细分析了器件的击穿特性和导通电阻特性.仿真结果表明:在保证最高优值的条件下,该结构的击穿电压和比导通电阻与传统SOI LDMOS相比,分别提高和降低了8%和45%.     

pLEDMOS导通电阻及阈值电压的热载流子退化

研究了不同漂移区长度及不同栅场极板长度的厚栅氧化层pLEDMOS器件由热载流子效应导致的导通电阻及阈值电压的退化现象及机理.实验结果表明,增加漂移区长度能改善器件的导通电阻的退化,但加速了阈值电压的退化;增加栅场极板长度可以同时改善导通电阻和阈值电压的退化.借助TCAD仿真软件,模拟分析了不同漂移区长度及不同栅场极板长...     

非对称双栅结构a-Si:H薄膜晶体管沟道电势统一模型

针对非对称双栅结构的非晶硅薄膜晶体管,根据高斯定理建立了表面势与背电势随栅压变化的隐含关联方程组,通过求解一维泊松方程推导了前、背栅压独立偏置条件下统一的沟道电势模型.该模型所需参数可由实验直接提取,数值拟合量少,在特定条件下可简化为对称双栅模型.在此基础上,文中利用数学变换及Lambert W函数提出了表面势与栅压隐含方程的近似求解方法.数值模拟结果显示,该方法具有良好的数值收敛特性,可直接用于器件仿真软件的初值设定,有效提升了模型自洽解的运算效率.     

高压大电流MCT导通特性及缓冲层结构研究

高压大电流MOS场控晶闸管(MCT)在一些大型专用军事设备中起着难以替代的作用,进一步改善MCT的输出特性对提高我国战略武器和常规武器水平具有重大意义.首先根据电参数指标要求,利用TCAD半导体器件仿真软件对高压大电流MOS场控晶闸管(MCT)单胞横向、纵向结构参数进行设计.然后基于非等温能量平衡模型,全面系统地分析了在不同的阳极电压和阳极电流情况下,MCT导通特性的变化特点和规律.最后对MCT所采用的缓冲层结构对正向阻断电压与饱和压降的影响进行了详细地研究.仿真结果表明:在不同的阳极电压和电流情况下,MCT内部电流路径变化、电流路径上等效导通电阻的变化及晶格温度是影响MCT导通特性的主要因素.当栅极-阴极电压一定时,随着阳极电压增大,阳极电流先增大后减小.随着阳极电流增大,阳极电压出现振荡和负阻现象.当缓冲层厚度一定时,随着缓冲层掺杂浓度的增大,正向阻断电压呈现先增大后减小再增大的变化特点,当缓冲层掺杂浓度一定时,随着缓冲层厚度的增大,正向阻断电压先增大后减小.缓冲层掺杂浓度越高、厚度越厚,MCT饱和压降越大.     

VDMOSFET的Tox与特征导通电阻RonA的关系

介绍了功率VDMOSFET导通电阻的模型，重点讨论了栅SiO2厚度Tox对特征导通电阻RonA的影响，经过大量的理论计算，给出了击穿电压为20V时VDMOSFET的Tox与RonA的关系曲线，首次提出最佳单胞尺寸与Tax有关。     

MOS器件直接隧穿栅电流及其对CMOS逻辑电路的影响

随着晶体管尺寸按比例缩小,越来越薄的氧化层厚度导致栅上的隧穿电流显著地增大,严重地影响器件和电路的静态特性,为此,基于可靠性理论和仿真,对小尺寸MOSFET (metal-oxide-semiconductor field effect transistor)的直接隧穿栅电流进行研究,并通过对二输入或非门静态栅泄漏电流的研究,揭示直接隧穿栅电流对CMOS(complementary metal oxide semiconductor)逻辑电路的影响.仿真工具为HSPICE软件,MOS器件模型参数采用的是BSIM4和LEVEL 54,栅氧化层厚度为1.4 nm.研究结果表明:边缘直接隧穿电流是小尺寸MOS器件栅直接隧穿电流的重要组成成分;漏端偏置和衬底偏置通过改变表面势影响栅电流密度;CMOS逻辑电路中MOS器件有4种工作状态,即线性区、饱和区、亚阈区和截止区;CMOS逻辑电路中MOS器件的栅泄漏电流与其工作状态有关.仿真结果与理论分析结果较符合,这些理论和仿真结果有助于以后的集成电路设计.     

考虑可移动电荷的双栅隧穿场效应晶体管电流模型

为了解决隧穿场效应晶体管(TFET)在强反型区表面势和漏电流精度下降的问题,建立了一种考虑可移动电荷影响的双栅TFET电流模型。首先求解考虑可移动电荷贡献的二维电势泊松方程,推导出表面势、电场的解析表达式;然后利用求得的电场表达式和Kane模型得到载流子的隧穿产生率;最后利用切线近似法计算隧穿产生率在隧穿区域的积分,建立了漏电流的简洁解析模型。利用器件数值仿真软件Sentaurus在不同器件参数下对所建模型进行了验证,仿真结果表明:考虑可移动电荷的影响能够提高强反型区漏电流模型的精度;在相同器件参数条件下,考虑可移动电荷的模型比忽略可移动电荷的模型精度提高了20%以上。     

双栅MOSFET的实验特性

本文简要介绍了双栅MOSFET工作原理和物理模型。着重说明了双栅MOSFET在各种工作状态下的源——漏输出特性以及漏电导和跨导特性。在这项工作中,用来测试的双栅晶体管是采用n沟单层铝栅工艺制造的。     

带有p型岛的超低导通电阻绝缘体上硅器件新结构

为了减小绝缘体上硅(SOI)器件的比导通电阻,提高器件的击穿电压,提出一种带有p型岛的SOI器件新结构.该结构的特征如下:首先,漂移区周围采用U型栅结构,在开启状态下,U型栅侧壁形成高密度电子积累层,提供了一个从源极到漏极低电阻电流路径,实现了超低比导通电阻;其次,在漂移区引入的氧化槽折叠了漂移区长度,大大提高了击穿电压;最后,在氧化槽中引入一个p型岛,该高掺杂p型岛使漂移区电场得到重新分配,提高了击穿电压,且p型岛的加入增大了漂移区浓度,使器件比导通电阻进一步降低.结果表明:在最高优值条件下,器件尺寸相同时,相比传统SOI结构,新结构的击穿电压提高了140%,比导通电阻降低了51.9%.     

基于晶界离散分布的多晶硅薄膜晶体管直流模型

基于表面势的多晶硅薄膜晶体管(poly-Si TFT)漏电流模型无法体现晶界的离散分布特性,而基于阈值电压模型的各工作分区电流表达式存在不连续性.为克服此缺点,根据基于表面势模型的建模思想,考虑晶界势垒在沟道中离散分布的特点,提出了多晶硅薄膜晶体管的直流漏电流模型.该模型采用单一的解析方程描述多晶硅TFT各工作区的电流.研究结果表明:TFT工作于线性区且栅压一定时,随着漏压的增大,沟道有效迁移率降低;随着栅压的增大或沟道的缩短,漏电压对沟道有效迁移率的影响减弱.     

电场对中间神经元亚线性树突整合的调制作用

中间神经元的树突形态大多呈现出空间对称性分布,使得电场在其胞体附近引起的膜电位极化作用微弱,因此大多数研究认为电场对中间神经元难以产生调制作用.然而,电场在中间神经元末端的树突棘位置能够诱发较强的膜电压极化效应,远端的树突极化是否以及如何影响中间神经元的树突整合特性尚不十分清楚.为此本文针对分散和集中空间分布的AMPA类型突触输入,研究了电场对中间神经元全局和局部亚线性树突整合特性的调制作用.为了描述电场作用下树突对AMPA突触输入积分的潜在规律,首先建立了描述中间神经元输入-输出关系的简化电路模型,此模型具有多个被动树突分支且以不均匀细胞外膜电势表征电场诱发的极化效应;其次,基于奇异摄动理论分析了电场调节下的亚线性树突整合的动力学特性,推导出了可描述局部和全局树突整合的阈下输入-输出关系的渐近解析表达式.理论分析结果表明,电场通过改变AMPA突触输入的驱动力调节中间神经元局部以及全局亚线性树突整合特性,调制效应依赖于电场对远端树突的极化程度.相比于局部树突整合,电场对全局树突整合调制更敏感.最后,利用电场作用下具有真实树突形态的海马CA1区中间神经元模型仿真验证了理论分析结果.     

双导层结构横向功率器件的导通电阻模型及应用研究

横向高压器件是智能功率集成电路的核心器件,而漂移区结构参数是影响器件导通和击穿性能的重要因素。为此,提出了LDMOS三种经典结构的导通电阻模型并研究了漂移区结构参数对导通电阻的影响,它们分别是:Single RESURF,Double RESURF,Dual conduction layer结构。然后借助这些模型研究了漂移区掺杂浓度、漂移区长度、漂移区厚度对器件导通电阻的影响。利用MATLAB计算相同器件参数下模型的解析结果。对比模型的解析结果和仿真结果,发现解析结果和仿真结果基本一致,证明了解析模型的正确性。     

对称双栅高斯掺杂应变Si金属氧化物半导体场效应管的二维解析模型

基于扩散、阈值调整和离子注入等工艺过程导致器件的沟道区的掺杂分布不均匀,提出对称双栅高斯掺杂应变硅MOSFET器件,并对其相关特性进行研究。通过对沟道二维泊松方程求解建立该器件结构的表面势和阈值电压模型,分析弛豫SiGe层的Ge组分和掺杂偏差σn对表面势和阈值电压的影响。此外,还对比分析高斯掺杂对称双栅应变硅MOSFET器件和均匀掺杂对称双栅应变硅MOSFET器件的表面势和阈值电压。研究结果表明:阈值电压随应变Si膜中Ge组分的增加而降低;表面势和阈值电压随偏差σn的增加而减小;高斯掺杂对称双栅应变硅MOSFET器件和均匀掺杂对称双栅应变硅MOSFET器件的表面势和阈值电压相差较大,表明非均匀掺杂对器件表面势和阈值电压等影响较大。     

p型突出屏蔽区4H-SiC UMOSFET结构仿真研究

研究了一种新型4H-Si C U型槽栅金属氧化物半导体场效应晶体管(UMOSFETs)结构.该结构中的p-body区下方有一p型突出屏蔽区.在关态下,该p型突出屏蔽区能够有效的保护栅氧化层,降低栅氧电场,提高击穿电压.在开态下,该p型屏蔽区并没有对器件的电流产生阻碍作用,并没有带来JFET电阻效应,能够有效的降低器件导通电阻.此外,该结构表面还集成了poly Si/Si C异质结二极管,降低了器件的反向恢复电荷,从而改善器件的反向恢复特性.仿真结果显示,与p+-Si C屏蔽区UMOSFET结构比较,该新结构的特征导通电阻降低了53. 8%,反向恢复电荷减小了57. 1%.     

大气中针板放电电晕层的研究

实验对针板电晕放电进行拍照,得到发光图像。通过对比发光图像,描述了电晕层形貌。利用photoshop软件读取发光照片数据,测量出电晕层的灰度值和厚度。结果表明,在起晕后电晕发光强度在层内相对均匀,随着放电电压增大,在针尖处会产生一个明亮而不均匀的区域;在以灰度值为5的边界所包围的电晕层发光区域近似为一个圆球体。发光强度随距针尖距离的变化规律为首先缓慢减小,然后迅速减小,最后又变得缓慢减小。当电晕区不同定点出现发光后,其发光强度随电压的增大表现出近似线性增强的趋势。起晕后电晕层厚度快速增长,随后会出现一个稳定区,当电压继续增大,电晕层厚度由平直向上升发展。     

槽栅结构SiC材料IGBT的仿真及优化分析

运用半导体物理理论和功率器件模拟软件（SILVACO-TCAD）,研究了新型宽禁带材料SiC槽栅结构IGBT功率半导体器件的电学特性,模拟了不同厚度和掺杂浓度漂移层和缓冲层的IGBT器件的阈值电压、开关特性和导通特性曲线,并分析了漂移层和缓冲层厚度及掺杂浓度对电学特性的影响。结果表明,当SiC-IGBT功率器件漂移层和缓冲层厚度分别为65 μm和2.5 μm,掺杂浓度分别为1×10¹⁵和5×10¹⁵cm^-3时,得到击穿电压为3400 V,阈值电压为8 V。     

异质双栅结构LDMOS的物理建模和仿真

对一种采用新结构的LDMOS(lateral double diffused metal oxide semiconductor)器件建立了模型.该器件在LDMOS中采用异质双栅(dual material gate,DMG)结构,这样使得该器件(DMG-LDMOS)同时具有LDMOS和DMG MOSFET的特性和优点.给出了DMG-LDMOS中沟道区表面电势和电场的一维表达式,并在此基础上考虑了大驱动电压下引入的沟道载流子速度过冲效应的影响,建立了基于物理的沟道电流模型.最后比较了Medici器件仿真结果和所建立的沟道电流模型,验证了该模型的可用性.     

低压VDMOSFET的设计与研制

对击穿电压为60 V,导通电阻为10 mΩ VDMOSFET进行了优化设计.给出了外延层电阻率,外延层厚度,单胞尺寸等的优化设计方法和具体值.提出了多晶硅场板结构的终端理论和终端设计,使该器件既满足指标要求又能最低限度的降低成本.