基于FPGA单精度浮点乘法器的设计实现与测试

采用VHDL语言,在FPGA上实现了单精度浮点乘法器的3种算法——基本的迭代算法、阵列算法和Booth算法,并对以上3种算法的运算速度进行了测试和比较,通过时序图说明Booth算法的优越性,并根据软件测试中的判定覆盖提出了一种测试单精度浮点乘法器的方法．     

基于VHDL语言的LMS自适应滤波器的硬件实现方法

提出了一种LMS数字自适应滤波器的硬件实现方法，就是用VHDL语言描述设计文件，在ALTERA公司的ACEX系列芯片上实现自适应滤波器，在Maxplus2上进行了模拟仿真和时序分析，并给出了该算法在MATLAB上的计算结果。     

四位乘法器的VHDL语言设计

介绍了使用VHDL语言设计的4位乘法器，给出了功能仿真波形，举例说明了实现电子设计自动化（EDA）的过程。     

硬件描述语言VHDL到Verilog的翻译

分析了两种常用硬件描述语言 Verilog和 VHDL的语言特征 ,找出它们之间内在的对应关系 ,并阐述了由 VHDL向 Verilog语言翻译的实现方法。这对于硬件设计具有辅助作用     

实现VHDL与Verilog HDL混合编程的一种方法

介绍了一种在Maxplus Ⅱ下实现Verilog HDL语言和VHDL语言混合编程的方法，并进行了比较．以CRC电路为例进行了介绍．在混合编程的指导思想下，可以实现Verilog HDL和VHDL编写的模块．     

基于VeriIog的单精度浮点数乘法器的设计与实现

文章详细介绍了浮点数和浮点数乘法的原理,采用Verilog语言设计32位单精度浮点数乘法器。用Modelsim6.5进行了浮点数和实数之间的转换,使用Altera QuartusⅡ7.2,采用器件EP2S15F484C3,对乘法器进行了全编译和波形矢量时序仿真。将仿真结果转换为实数,与期望(真值)相比计算出乘法器的计算误差率,从而验证该设计的正确性和可行性。     

自适应数字滤波器中乘法器的硬件设计

本文在ALTERA公司的FLEX10K系列芯片上，用VHDL语言，对自适应数字滤波器中的乘法器进行了硬件设计和实现，并对乘法器的速度、芯片的资源使用进行了讨论，得出了比较理想的结果。     

基于VHDL语言的数字频率计设计

传统数字频率计由于在高频段受基准时钟频率的限制,其测频精度受到很大的限制.本文应用EDA技术,很好的解决了这一问题.文中论述了数字频率计的设计原理、开发环境、设计步骤、设计框架,以及应用VHDL语言对系统的实现方法,说明了各模块和系统输入输出信号的功用.应用MAX＋PLUSⅡ对系统进行仿真验证,结果表明所设计的数字频率计不但测频精度达到较高的水平,而且能够实现连续不间断测频.     

基于VHDL的数字电压表设计及实现

通过对FPGA芯片进行VHDL语言编程,并在EDA实验箱上下载、调试,实现了数字电压表的功能。具体方案是利用状态机的方法对ADC0809进行采样控制,并将采样后的信号转换为BCD码,经译码后再通过三位数码管进行显示。该设计突出了VHDL语言良好的电路描述和建模能力,从而大大简化了硬件设计任务,提高了设计效率。由于VHDL语言的灵活性和可扩展性以及EDA实验箱的反复利用性,减小了实验成本。     

基于CORDIC算法的乘法器的VLSI实现

提出了满足大整数相乘的CORDIC算法的改进措施,给出了改进后算法的VLSI结构及其VHDL代码的仿真时序,与理论计算结果相比较,修正后的CORDIC算法的大整数乘积运算结果与理论计算结果基本一致,可以满足数字系统设计中对大整数相乘设计要求.     

关于C~*-代数的乘子代数

在本文中,我们在三元C~*-环的意义下,给出了C~*-代数的三元中心子的概念,并且证明了它与乘子之间存在一一对应的关系。     

基于FPGA的并行FIR数字滤波器硬件实现及优化

阐述了基于有限脉冲响应数字滤波器FIR的可编程逻辑器硬件实现的优化和改进方案.介绍了FIR滤波器原理及传统线性FIR滤波器的实现结构,提出了并行FIR滤波器的结构改进思路,详细地说明了各模块具体功能的实现及采用技术,最后给出了并行FIR的拓展应用方案.     

循环纠错码的VHDL语言实现

探讨了循环纠错码编译码器的VHDL语言的FPGA实现.用语言描述实现的循环纠错编和译码器比用硬件电路实现后再下载到可编程电路的方法有更强的适应性.对于(n,k)循环纠错码,只要确定了n和k的值就可以按此方法实现设计.     

基于FPGA的高速异步FIFO存储器设计

 介绍异步FIFO存储器应用及其结构,详细分析了异步FIFO的标志逻辑设计及亚稳态的消除,提出了一种基于FPGA芯片利用格雷码对地址编码解决异步读、写时钟问题的思路及方法,并给出了VHDL程序.该方法具有高速、可移植性强、工作效率高的特点,在数字系统设计中具有一定的意义和应用价值.     

基于FPGA芯片的音乐存储与回放系统实现

采用现场可编程门阵列FPGA芯片和VHDL硬件描述语言,以及层次化的自顶向下工程设计方法,实现了一个由数控分频器和四位拨码开关控制的可进行乐谱存储及演奏存储与回放的系统,研究表明,采用FPGA实现音乐存储与回放演奏系统是可行的,为各类多媒体大容量语音芯片系统设计开辟了一条新的技术方法.     

用可再配置FPGA实现DSP功能

分析研究了用可再配置ＦＰＧＡ实现ＤＳＰ功能的原理，条件和方法。