倒掺杂结构PD SOI器件的抗辐射研究

摘要：为了提高SOI器件抗总剂量能力,采用了倒掺杂结构。本文研究了倒掺杂结构PD SOI器件抗总剂量能力的增强,介绍了该结构对寄生NPN晶体管的抑制作用,在研究过程中发现,倒掺杂结构不仅提高了器件的抗总剂量能力,对器件的抗单粒子能力也有所提高。本文基于0.35um SOI 工艺线,结合ISE TCAD 软件对器件的电学特性进行仿真,比较了流片测试数据和仿真数据。着重研究倒掺杂结构PD SOI器件较常规PD SOI 器件抗SEU能力的改善,并对SOI器件单粒子辐射的电荷收集效应进行了模拟与仿真。     

0.18μm SOI NMOS单粒子效应中电荷累积机理的仿真研究

为研究0.18μm SOI工艺集成电路单粒子入射时电荷累积的机理,分别对电容和NMOS进行了单粒子入射的仿真研究。仿真结果表明,单粒子入射时,MOS电容中的电荷累积主要由位移电流引起;而在SOI NMOS中的电荷累积还有第二种机制,即当单粒子入射位置在体漏结附近时,漏极和体接触产生的电荷累积。第二种机制会对SOI工艺集成电路的单粒子加固方法产生重要影响。     

DSOI,SOI和体硅MOSFET的特性测量比较

严重的自热效应和浮体效应是绝缘体上硅(SOI)器件的主要缺点.绝缘体上漏源(DSOI)结构的提出就是为了抑制SOI器件中的这两种效应.为了实现DSOI器件结构并且研究DSOI器件的特性,和SOI器件与体硅器件进行对比,采用新型的局域注氧工艺成功地在同一管芯上制作了DSOI、体硅和SOI 3种结构的器件.通过对3种结构器件的电学特性和热学特性的测量比较,证明了DSOI器件成功地抑制了浮体效应,并且大大降低了自热效应.由于DSOI器件漏、源区下方埋氧层的存在,在消除了SOI器件严重的自热效应和浮体效应的同时,保持了SOI器件相对体硅器件的电学特性优势.DSOI器件成功地结合了SOI器件和体硅器件的优点,并且克服了两者的缺点,是一种很有希望的高速低功耗新器件.     

倒掺杂结构PD SOI器件的抗辐射研究

为了提高SOI器件抗总剂量能力,采用了倒掺杂结构.研究了倒掺杂结构PD SOI器件抗总剂量能力的增强,介绍了该结构对寄生NPN晶体管的抑制作用.发现倒掺杂结构不仅提高了器件的抗总剂量能力,对器件的抗单粒子能力也有所提高.基于0.35 μm SOI 工艺线,结合ISE TCAD 软件对器件的电学特性进行仿真,比较了流片测试数据和仿真数据.着重研究倒掺杂结构PD SOI器件较常规PD SOI 器件抗SEU能力的改善,并对SOI器件单粒子辐射的电荷收集效应进行了模拟与仿真.     

基于FPGA的微处理器SET敏感性评估方法

为了快速准确地的评估微处理器单粒子瞬态(single event transient,SET)软错误敏感性,文章提出了一种改进的基于现场可编程门阵列(field programmable gate array,FPGA)故障注入的软错误敏感性评估方法。该方法通过分析微处理器门级网表和时序文件,提取SET故障注入位置和传输延时信息,使用扫描链实现SET故障脉冲的注入,同时考虑了时窗屏蔽效应、逻辑屏蔽效应和电气屏蔽效应对SET故障脉冲传播的影响;并使用该方法对PIC16F54微处理器进行了故障注入。实验结果表明,基于该方法进行故障注入及软错误敏感性评估所需的时间比Isim软件仿真方法提高了约4个数量级。     

基于SOI工艺下600V LDNMOS的设计与分析

基于SOI工艺,运用SILVACO公司的工艺仿真(Athena)和器件仿真(Atlas)模拟软件,结合实际流片测试结果完成对600 V LDNMOS的设计和器件性能分析.整个器件采用环形版图结构,以优化器件的横向尺寸,漏端漂移区通过渐变掺杂技术(VLD)调节器件表面横向电场分布,并在漂移区上方加入一定厚度的槽氧层,从而增大器件的源漏击穿电压.流片测试结果(Vth=1.7 V,Idsat=48 mA,BV=550 V)表明,器件的各项指标基本达到预期目标,实现了设计和分析的目的.     

SET协议中密码体制的应用研究

SET(安全电子交易协议)是为了在Internet上进行在线交易时,保证信用卡支付的安全而设计开发的一个开放的规范。介绍了基于SET协议的购物流程及其采用的密码技术。针对SET协议存在的不足,提出了基于椭圆曲线密码体制的SET协议。同其它非对称加密体制相比,椭圆曲线密码体制(ECC)除了安全性高外,还具有计算负载小,密钥尺寸短,占用带宽少等优点。对椭圆曲线密码体制在购买阶段中SET协议的双重数字签名和数字信封技术中的应用进行详细的分析。     

基于压控单元的单电子晶体管宏模型

在对纳米遂穿结(SETJ)及单电子晶体管(SET)的特性进行分析的基础上,笔者采用等效电路的方法,提出了基于压控单元的SET宏模型,仿真得到单电子晶体管的特性曲线.通过器件仿真的输出特性曲线与理想特性曲线的对比,得出曲线的走势与理想曲线基本一致,偏差不大.并且通过计算表明,数值的精度在合理范围内,验证了模型的合理性.     

一种采用全MOS器件补偿温度和沟调效应的电流控制振荡器

本文提出一种全MOS器件补偿温度和沟调效应电流控制振荡器补偿方法,以减小医疗导联系统通信时钟恢复电路的振荡器的震荡频率偏移。与传统的振荡器相比,该振荡器采用全MOS器件设计温度和偏置电流补偿电路,在增强可靠性的情况下降低了温度和沟调效应引起的频率偏移。电路采用.35um标准MOS工艺设计,通过与传统的振荡器性能进行仿真比较,该方法的震荡频率的偏移量得到明显改善。     

SOI双槽隔离结构的耐压特性

理论推导了绝缘体上硅(SOI)双槽隔离结构的耐压模型.该模型表明,在SOI双槽隔离结构中,因隔离氧化层压降的不均衡,高压侧隔离氧化层提前发生介质击穿,从而导致SOI双槽隔离结构的临界击穿电压小于理论值.增大沟槽纵横比和减小槽间距可以减弱隔离氧化层上压降的不均衡性,提高SOI双槽隔离结构的临界击穿电压.Sentaurus器件仿真软件的模拟结果和华润上华半导体有限公司0.5μm 200 V SOI工艺平台下的流片测试结果均证明,减小槽间距和增大沟槽纵横比是提高双槽隔离结构临界击穿电压的有效方法,同时也证明了该耐压模型的正确性.     

单电子晶体管(SET)及其应用

当电子器件的尺寸接近纳米尺度时，量子效应对器件工作的影响变得格外重要，就需要采用具有新机理的晶体管结构，单电子晶体管（SET）就是其中一个典型的结构，文中对比传统晶体管（MOSFET）的工作原理，分析了单电子晶体管SET的工作机理，简要概述了SET的一些应用。     

基于硅基薄膜集成无源器件工艺的双频器设计

消费类电子市场对产品的便携性要求愈益强烈。薄膜集成无源器件工艺由于集成度更高、成本低且性能较好而被提了出来。本文基于硅(Si)基薄膜无源器件工艺设计了一个集成静电防护(electro-static discharge,ESD)功能的双频器(diplexer),利用电磁仿真(EM)来优化双频器的性能。双频器在GPS频段的插入损耗小于1.1d B,回波损耗平均为10 d B,隔离度大于22 d B;在2.4 GHz WIFI频段的插入损耗小于1.2 d B,回波损耗为11 d B,隔离度大于30 d B;双频器的面积是1 100×950μm。经测试,在HBM模式下,可以经受2 k V的电压的冲击。对比低温共烧陶瓷和PCB工艺制作的双频器,这个双频器在保证性能的同时,具有体积小,价格低的优点。这样的diplexer可以用在很多手持设备和便携设备上面。     

虚拟样机技术在夹紧机构设计中的应用

应用ADAMS软件结合大蒜根须切除设备中的夹紧机构的设计,具体阐述了虚拟样机技术在产品设计中的应用.     

低功耗高集成度MP3解码器IP核设计

针对MP3解码器IP核低功耗和高集成度的要求,对MP3的解码算法和硬件结构进行优化,并设计定制处理单元高效率地执行解码运算,同时引入门控时钟实现MP3解码器的分时工作,从而以极低的硬件代价和功耗完成了MP3解码器IP核设计。该IP核采用16.384 MHz系统工作时钟,共耗用33 088个逻辑门和33 004字节存储单元,以0.18μm 1P4M CMOS工艺成功流片。芯片测试结果表明,该IP核具有正确的MP3解码功能,音质良好,最大解码功耗不超过9 mW,逻辑电路所占硅片面积仅为0.37 mm2。     

Optimal design of label-free silicon“ lab on a chip” biosensors

This paper reported the optimal design of label-free silicon on insulator(SOI) "lab on a chip"biosensors.These devices are designed on the basis of the evanescent field detection principles and interferometer technologies.The well-established silicon device process technology can be applied to fabricate and test these biosensor devices.In addition,these devices can be monolithically integrated with CMOS electronics and microfuidics.For these biosensor devices,multi-mode interferometer(MMI) was employed to combine many stand-alone biosensors to form chip-level biosensor arrays,which enable realtime and label-free monitoring and parallel detection of various analytes in multiple test samples.This sensing and detection technology features the highest detection sensitivity,which can detect analytes at extremely low concentrations instantaneously.This research can lead to innovative commercial development of the new generation of high sensitivity biosensors for a wide range of applications in many fields,such as environmental monitoring,food security control,medical and biological applications.     

压缩机柱销高精度在线自动测量及智能分拣装置的设计

设计了一种基于机器视觉技术,采用非线性校正方法和亚像素数字图像处理方法实现了对压缩机柱塞销进行精密在线检测,并且能够根据检测结果进行智能分拣的装置。实验结果证明该检测装置的检测精度优于5μm,该装置测量效率高,测量结果精确,已初步应用于生产。     

无线激光打靶系统设计

为了提高适应性和实用性,设计了一种新型的无线靶枪分离型激光打靶器。该打靶器采用无线发送技术,把信息通过无线发送模块发送出去,接收系统再通过无线接收模块把信息取出,再用汉字显示屏和实时显示系统显示打靶信息,并可用计算机实时显示打靶者的成绩,具有精度高、能自动判断、显示环数、方位等特点。介绍了该打靶系统的基本工作原理,并对硬件和软件的设计作了详细分析。     

光敏BJMOSFET的物理模型及数值模拟

基于SOI薄膜,提出一种引入P^＋N注入结的光敏BJMOSFET（Bipolar Junction Metal—Oxide—Semiconductor Field Effect Transistor）结构．在此光敏器件中,栅电压使薄膜耗尽但不反型,光生载流子的复合可以忽略．根据基本的半导体方程,建立该器件的物理模型．数值模拟结果显示：在光敏BJMOSFET中,光生电子和空穴都参与导电,和传统的MOS管相比具有较高的灵敏度．此外,它能消除CMOS工艺下PN结大的暗电流,完全与CMOS工艺兼容．     

一种单电子晶体管的Spice模型

基于单电子晶体管数学分析模型，提出了它的Spice模型。该模型由一个电压控制电流源、一个电压控制电压源和一个电压源构成。与半分析模型相比较，该模型准确地表现了单电子晶体管的I-V特性。利用该模型，分析了单电子反相器和改进了二叉判别图基本单元。     

应变SiGe SOI p-MOSFET温度特性研究

SiGe SOI p-MOSFET在高频、高速、低功耗、抗辐射方面具有极大的优势。但二氧化硅埋层较低的热导率以及SiGe材料较低的热稳定性,使器件内部自加热效应的减弱或消除成为提高器件温度特性的关键因素。对应变SiGe SOI p-MOSFET温度特性机理进行研究,给出了三种缓解MOS—FET器件内部自加热效应的结构,并对其效果进行对比分析。结果表明：DSOI结构不适宜于低压全耗尽型SOI器件;Si3N4-DSOI结构对自加热的改善幅度较小;Si3N4埋层结构效果最好,尤其在低温领域改善更为明显。