共查询到18条相似文献,搜索用时 62 毫秒
1.
陈康 《福州大学学报(自然科学版)》2011,39(4):546-549
针对硬盘缓存在高速读写时出现的误码问题,采用软硬件结合的方法(FPGA与单片机),通过FPGA同频异相时钟,实现了对不同厂商的双倍率内存可靠读写比较从而找到特定代码作为生产测试代码,实现对内存的低成本高效的检测. 相似文献
2.
描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存; SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。 相似文献
3.
描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存;SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。 相似文献
4.
张秀艳 《科技情报开发与经济》2005,15(5):273-275
对基于FPGA的神经网络硬件实现系统中的两个关键问题——约束和下栽配置进行了研究,以Xilinx公司生产的Virtex-Ⅱ系列FPGA器件作为目标器件,给出系统的约束设计方案及下栽配置硬件电路,经过静态时序分析,约束设计符合要求,下栽配置电路设计合理。 相似文献
5.
采用改进型Berlekamp_Massey(RiBM)算法设计并实现了基于FPGA的符合DRM_DCP接口协议的RS(255,207)译码器,可实现对每个码字(255个码元)中不多于24个码元的错误进行纠正。此外,介绍了设计中所采用的一种层次化数字信号处理IP的设计流程,可有效的提高设计和验证的效率。 相似文献
6.
基于FPGA的高速异步FIFO存储器设计 总被引:1,自引:0,他引:1
介绍异步FIFO存储器应用及其结构,详细分析了异步FIFO的标志逻辑设计及亚稳态的消除,提出了一种基于FPGA芯片利用格雷码对地址编码解决异步读、写时钟问题的思路及方法,并给出了VHDL程序.该方法具有高速、可移植性强、工作效率高的特点,在数字系统设计中具有一定的意义和应用价值. 相似文献
7.
本文介绍了在ALTERA公司EDA软件MAX plusII平台下,运用VHDL语言进行基于FPGA的字同步数字复接电路设计的实现方案,给出了部分程序设计和仿真结果,实验完成了32路字同步信号的数字复接,得到了一路复接信号。 相似文献
8.
本文详细分析UART的工作原理和内部结构,讨论了基于可编程逻辑器件FPGA/CPLD的数字逻辑电路设计的方法,并在此基础上,采用ALTER公司的MAXPIUX II开发平台,完成了UART的代码分析、移植、测试仿真、芯片选择、性能分析等一系列工作。 相似文献
9.
介绍了一种大容量数据存储器的设计方法,该存储器以高集成度FPGA为控制核心、以大容量SDRAM为存储介质,利用网络传输接口,实现了大容量数据的快速、实时、高效存储。 相似文献
10.
11.
DDR2 SDRAM控制器的FPGA实现 总被引:3,自引:0,他引:3
龙芯SoC第一版本(ICT-E32)中集成的是SDRAM控制器,但鉴于SDRAM性能的限制,使其成为提高龙芯SoC性能的瓶颈.为了进一步提高龙芯SoC性能,在新一款中集成了DDR2控制器.因为DDR2采用了新技术,使其实现相对于SDRAM更为复杂,因此预先在FPGA上对其进行实现,以方便对其在整个SoC设计中的集成.目前,该控制器已经通过功能仿真,并在Xilinx公司的Virtex-4系列FPGA上得以实现. 相似文献
12.
本文针对硬盘发生故障导致数据丢失的情况,采用FPGA设计了硬盘数据恢复仪,它能够根据用户输入的文件名自动查找到该文件,并且通过异步FIFO和DMA传输到备份硬盘上,实现故障硬盘的数据快速恢复。 相似文献
13.
14.
基于DSP和FPGA的异步串口UART的工作原理和软、硬件设计.采用DSP作为处理器,将UART的核心功能嵌入到PFGA内部,并利用DSP的EDMA功能完成FPGA内部FIFO和DSP内部RAM中乒乓缓冲器之间的数据传输.使用VHDL硬件描述语言对PFGA进行编程,并在Quartus Ⅱ 7.2中完成了时序仿真,最后在Altera的CYCLONE系列FPGA上下载实现,验证了用FPGA实现串口通信的可行性. 相似文献
15.
介绍了一种改进的基于FPGA小数分频器的分频原理及电路设计,采用了模块化和参数化的设计方法,利用半整数和整数双模代替原有的整数双模来综合实现小数分频器,由该方案设计的小数分频器。在硬件成本几乎没有增加的情况下,抖动、理论同步周期、最大误差性能方面都有所提高,因此可以广泛应用于数字电路的系统设计中。 相似文献
16.
17.
针对旋转编码器角度测量与步进电机控制的特点,介绍了一种基于FPGA为核心器件,运用VHDL硬件描述语言在FPGA中实现旋转编码器倍频、辨向、计数的功能,旋转编码器为角度传感器以及步进电机为驱动的自平衡控制器设计的方法。整个系统利用Quartus编程软件仿真分析正确,硬件实验平台验证该系统运行稳定、测量准确。 相似文献
18.
SDRAM控制器设计及信号测试 总被引:3,自引:0,他引:3
黎俊 《武汉科技大学学报(自然科学版)》2006,29(6):596-598
分析了同步动态随机存储器的特点和控制原理,实现了一种基于现场可编程门阵列的SDRAM控制器的设计方案,给出了一种利用嵌入式逻辑分析仪SignalTapⅡ分析测试SDRAM信号的方法。 相似文献