基于FPGA的除法器算法研究

介绍了实现除法器的恢复余数法、不恢复余数法、倒数除法以及牛顿迭代方法,并针对牛顿迭代方法的缺点,介绍了一种优化算法,此优化算法可以在满足很高精度的前提下,具有很快的收敛速度。最后,基于现场可编程门阵列(FPGA)对各种算法进行了比较。     

基于CORDIC算法的FPGA实现

在介绍传统的直接数字频率合成(DDS)技术和坐标旋转数字计算机(CORDIC)算法原理的基础上,就如何选择CORDIC算法的参数进行分析,并给出了推导过程。设计了一种基于高速并行流水线结构CORDIC算法的正弦信号发生器,在QuartusⅡ和Modelsim平台上综合和仿真表明,时钟频率可达205 MHz,误差在10-5数量级。给出了FPGA设计的具体过程,软件仿真结果和硬件应用结果。     

自适应码率QC-LDPC码编码器的FPGA实现

准循环低密度奇偶校验码(QC-LDPC codes)相比其他的LDPc码具有简单的编码结构,拥有较好的应用前景.通过构造校验矩阵设计了不同码率和不同帧长的具有系统结构的QC-LDPC码,并分析了这些码的性能,随后将编码过程分阶段引入主从控制模块及复用基本SRAA组,设计了变码率和变帧长的编码器,并用Verilog HDL语言在Spartan 3 3s1500fg676芯片上实现了编码器的设计.综合报告表明:在使用适中的硬件资源情况下,系统最大频率达到了174.856 MHz,能满足高速编码的要求.     

恒模多用户检测算法的FPGA实现

介绍了恒模多用户检测算法,通过对算法分析,建立了该算法的实现框架,给出了用FPGA技术实现该算法模块的方案。     

图像空洞填补算法及其FPGA硬件实现

文章提出了一种有效的空洞填补算法,该算法首先通过深度梯度过渡减少前景与后景的边界空洞,然后根据空洞与周围像素远近关系设置不同填补权值并进行空洞填补;同时算法依据填补像素中不同的空洞数量给出不同填补方法.仿真结果表明,目标视图的峰值信噪比与均方误差分别达到38.64 dB和8.90,能够有效地消除目标视图中的空洞.运用Q...     

椭圆曲线加密体制的双有限域算法及其FPGA实现

提出一种支持椭圆曲线加密体制的双有限域算法。该算法可以同时完成素数域和二进制域上的运算,并且模数p和取模多项式可以任意选取。提出了椭圆曲线加密体制运算单元的设计方法,此运算单元可以同时完成素数域和二进制域上的所有运算,包括加法、减法、乘法、平方、求逆和除法。此外,描述了椭圆曲线加密体制的FPGA实现,最终的电路可以对任意长度密钥进行加密,并且支持素数域和二进制域上的任意椭圆曲线。     

FPGA被动并行配置控制器的研究与实现

为了快速方便地配置FPGA,文章提出了使用Flash存储FPGA的配置数据,再由CPLD控制Flash将存储的数据采用并行方式下载到FPGA的方法.由于Flash掉电后数据不会丢失,这样就解决了FPGA掉电易失的问题.该文给出了具体的硬件电路和软件模块的编程思路,通过仿真测试表明本设计的可行性.     

基于iSLIP算法的高速Crossbar调度器的FPGA设计与实现

首先介绍了一种公平、有效的交叉矩阵调度算法——iSLIP算法,接着提出了基于iSLIP算法的调度器的FPGA(Field Programmable Gate Array)实现,并针对调度器的核心部件——可编程优先级编码器,介绍了4种设计方案,用Xilinx公司的Spartan—S10PC84—3FPGA芯片实现。对实现结果的数据分析表明,采用温度计编码型PPE的调度器更适用于构建高速、大容量交换网络。     

3 bit块自适应量化算法的FPGA实现

用现场可编程门阵列(FPGA)对合成孔径雷达(SAR)原始数据进行压缩能降低数据压缩时间,增加雷达分辨力.针对分块自适应量化(BAQ)算法的理论基础以及数字信号处理器(DSP)与FPGA各自的结构特点,提出了用FPGA实现BAQ压缩,并介绍了具体实现过程.试验结果表明,用FPGA实现BAQ压缩速度快,电路结构简单,压缩后的信号保真度高,因此用专用集成电路对SAR原始数据进行压缩将是改善数据压缩速率的有效手段.     

时域Reed-Solomon译码器及其在FPGA上的实现

基于Blahut提出的RS(Reed Solomon)码时域译码算法 ,提出了一种时域RS译码器 ,详细讨论了FPGA(现场可编程门阵列 )实现该译码器的过程 ,并以六进制RS( 63 ,4 7)码为例对用FPGA实现的RS译码器性能进行了分析 ,该译码器输入码流速率可达 6Mbit s,占用的FPGA (SpartanⅡ系列 )的资源不到相应频域译码器的一半。     

CMMB系统中RS编码器的设计与实现

CMMB系统采用多媒体广播传输技术标准STiMi,RS编码是CMMB系统的两级信道编码体系之一.本文用现场可编程逻辑阵列(FPGA)实现CMMB系统RS编码,并对设计的实现方法进行仿真及验证,给出时序仿真波形图.     

二元等汉明距离循环码及其对偶码

在等汉明距离线性分组码定义基础上,依据其可编为循环码的特性,对该码及其对偶码的生成矩阵构造方式以及主要参数进行了进一步的研究．     

一种基于汉明码的数字水印算法

提出一种基于改进的汉明译码算法的小波域图像数字水印新算法.它利用小波域的人类视觉系统(HVS)的特性,将水印嵌入到宿主图像经小波分解的中高频子图像中,提取水印时,根据改进的汉明码译码算法与纠错原理,以及数字水印自身特点,实现最大概率地纠正两位错误.实验证明该算法能有效地提高水印信号提取的准确度.     

一种低复杂度LDPC译码器的FPGA设计与实现

利用切比雪夫多项式良好的逼近性,提出了基于切比雪夫多项式拟合的BP译码算法,并将该算法在FPGA上进行了实现.该算法利用切比雪夫多项式拟合算法对传统BP算法中的复杂函数进行拟合,用少量的乘法和加法运算代替传统BP算法中的复杂函数.此外,调整得到的多项式系数,使其便于硬件实现.同时,提出一种基于移位运算的切比雪夫结构,减小因乘法器的实现带来的复杂度;并提出基于流水线设计的半并行结构,设计并实现了低复杂度的BP译码器.实验结果表明,相比于相关工作,这种结构能有效减少硬件资源.     

汉明码纠错检错能力分析与应用

在简要介绍汉明码编码原理的基础上,详细分析干扰对汉明码纠错的影响,对最佳奇权码的纠错与检错能力做了进一步的分析,为最佳奇权码在实际中的应用提供新的思路,具有很好的实用价值。最后介绍了最佳奇权码在容错存储器中的应用,能更好的提高存储器的可靠性。     

Hamming码与扩展Hamming码的性能分析

建立了一个信道仿真模型，通过在不同信道噪声情况下的仿真，对Hamming码及扩展Hamming码的纠错性能进行了分析比较，发现扩展Hamming码的综合性能只在一定的噪声信道范围内比Hamming码强，最后通过量化分析给出了适合使用扩展Hamming码的最佳纠错范围。     

Hamming码与扩展Hamming码的性能分析

建立了一个信道仿真模型,通过在不同信道噪声情况下的仿真,对Hamming码及扩展Hamming码的纠错性能进行了分析比较,发现扩展Hamming码的综合性能只在一定的噪声信道范围内比Hamming码强,最后通过量化分析给出了适合使用扩展Hamming码的最佳纠错范围.     

基于汉明码与从属像素补偿的半色调图像信息隐藏

提出了一种以半色调图像为载体的基于汉明码与从属像素补偿的信息隐藏方法. 将载体半色调图像像素分为主像素和从属像素, 主像素用来承载秘密信息, 从属像素作为主像素的补偿位, 通过从属像素的修改来避免隐写图像视觉效果下降. 与此同时, 主、从像素一一对应的配对方式简化了从属像素的选择, 提高了图像像素的利用率.在信息嵌入的过程中引入汉明码, 既提高了嵌入率, 又降低了原始像素的修改比例. 通过实验对比分析可以看出, 本方法在嵌入率和隐写图像的视觉效果上均超过了已有的半色调图像隐写方法.     

基于FPGA的汉明距离计算电路的设计

介绍了一种利用FPGA设计汉明距离的电路方法。汉明距离的计算电路可根据有效的芯片资源,恰当地选择存储器的总容量与加法器的总数,使整个系统的资源利用率达到最佳。该设计是利用查找表一求和网络法得到32位序列汉明距离来计算电路原理图,最后由FPCA器件来实现,并给出了仿真结果。     

循环冗余效验码的软件实现

本文论述了循环冗余效验码(简称CRC)的编码和错误检测方法,给出了可在通信软件中直接使用的高效的C语言CRC编码和检错函数源代码.