《九章算术》＂报除＂释义

对《九章算术》与刘徽注文中6处使用"报除"概念时的算法进行数理分析,指出它与普通除法的微妙差别在于运算顺序的改变,这里的"报"是返回的意思,即在分数除法或分数开方运算中,为避免直接相除或直接开方而导致除不尽或开方不尽的现象,先相乘或乘方,然后再进行除法运算.     

开方运算精度与小信号切除应用与研究

本文根据作者的工程实践 ,从实际使用的要求出发 ,针对开方运算中开方运算精度与小信号切除是开方器中的问题 ,介绍了DCS系统中使用回MSF模块计算流量的方法以及存在的缺陷 ,提出了在MSF模块的输入部分 ,增加小信号切除电路 ,提高流量运算精度 .     

高精度低消耗CORDIC算法设计

针对CORDIC算法存在硬件资源消耗大、输出精度低等问题，提出一种基于区间合并迭代的改进CORDIC算法.算法在两段式CORDIC算法的基础上，采用区间合并迭代来完成第二阶段的合并迭代运算.针对合并迭代中移位运算产生的截位误差，区间合并迭代通过减少数据移位的大小和次数来减少在合并迭代过程中产生的数据误差和资源消耗．仿真结果表明，改进CORDIC算法不仅保留了两段式算法在低时延上的良好特性，在寄存器消耗上也相比基本算法减少36.8%，相比三段式和两段式算法分别减少14.8%和9.5%.当给定16 bit的输出位宽时，改进算法的平均误差相比基本算法降低37.0%，相比三段式和两段式算法分别降低19.4%和24.5%，因此更适用于高速、高精度、低消耗的现代数字通信.     

区间数互补判断矩阵中元素的运算与排序算法

分析区间数互补判断矩阵中已有的元素运算法则,重新定义区间数互补判断矩阵中一些元素的运算,给出将区间数互补矩阵转换为一致性矩阵的定理,并利用互反和互补之间的转换,得到一个区间数互补判断矩阵的排序算法.     

一种高性能低功耗两级全差分运算放大器设计

分析并设计了一种高速、高增益、低功耗的两级全差分运算放大器.该运算放大器用于高速高精度模数转换器中.运算放大器第一级采用增益自举cascode结构获得较大的直流增益,采用2个新的全差分运算放大器替代传统的4个单端运算放大器作为增益自举结构.该放大器采用SMIC 0.18μm CMOS工艺设计,电源电压1.8 V,直流增益125 dB,单位增益带宽300 MHz(负载3 pF),功耗6.3 mW,输出摆幅峰峰值达2 V.     

FPGA实现高速加窗复数FFT处理器的研究

研究采用FPGA设计高速专用FFT处理器的实现方法，使处理器能对复数数据顺序进行加窗、FFT及模平方运算．本设计具有4个特点：设计实现了只用一个运算单元进行以上3种运算的方案，有效地节省了逻辑资源；采用流水方式提高了系统的处理速度，使通信、计算、存储等操作协调一致；采用块浮点算法使系统兼有定点运算速度高与浮点运算精度高的特点；采用TMS存储模式，降低了对外围电路的速度要求．该设计方法可以广泛应用于高速数字信号处理领域．     

矩阵方程AX+XB=C对称解的可信算法

利用区间运算的相关理论,给出了计算矩阵方程AX+XB=C近似对称解及其可信误差界的算法,由此算法得到的误差界范围内必定存在一个精确对称解.     

基于条码识别的高速位置反馈伺服控制

针对某些情况下传统的控制方法难以实现准确高速的位置控制,提出了一种基于条码识别的高速位置反馈伺服控制方法.通过设计一种具有一定结构特征的条码,利用对条码的识别作为位置反馈依据,并结合角度编码器及插补运算,获得高精度的位置偏差,然后通过控制算法由伺服系统完成位置校正.阐述了对条码的设计和识别以及插补获得精确位置偏差的方法.该位置反馈控制方法理论上具有较好的实时性、高精度和高速适用性.     

基于FPGA的FFT处理器的研究与设计

提出了一种基于FPGA的64点定点快速傅立叶变换(FFT)的实现方案,并采用EP2C70型号的FPGA实现了处理器.该处理器采用按时间抽取的基 2算法和6级流水线结构,每级将乘法器的旋转因子输入端固定为常数而不是作为变量从ROM中读取,流水寄存中间数据结果.采用Verilog语言在RTL级上进行了编程实现,并进行了逻辑综合、时序仿真和硬件测试.硬件测试结果与Matlab计算结果吻合得较好,证明了方案设计和程序的正确性.该处理器具有运算速度快、精度高等优点,适合于高速信号处理的应用场合.     

以分布式运算为基础的数字滤波器的微控制器实现

当今先进的微控制器技术和分布式运算已被用来开发出一种结构新颖而简单的 IIR 和 FIR 数字滤波器,本文提供一种高精度和高速、且能有效地减少集成块数和功耗的新方法。