基于CPLD技术的高速视频图像采集与显示系统

系统采用CMOS有源像素图像传感器作图像接收器,CPLD作驱动控制器,经D/A转换后由XGA显示出来,实现了视频图像的快速采集和实时显示.阐述了系统的构成原理和CPLD控制逻辑,给出了驱动电路的仿真波形.该系统稳定可靠,且具有图像分辨率高、采样速度快以及适应性和灵活性强等优点.     

CMOS图像传感器辐射损伤研究

考虑γ射线辐射场对视频监控系统中CMOS图像传感器的辐照失效损伤,通过机理分析与辐照实验,研究图像传感器的辐射损伤效应以及对其性能参数的影响.设计辐照实验,选用同种工艺不同厂商生产的几类CMOS图像传感器,研究γ射线对CMOS图像传感器的损伤效应.实验结果表明,γ射线总剂量效应导致暗电流增大,从而使像素灰度值增大;γ射线瞬态电离效应在CMOS图像传感器像素阵列中形成雪花状的随机正向脉冲颗粒噪声,噪点的数量与剂量率相关;彩色图像受到入射γ光子的干扰相较于暗图像较弱;并且当累积剂量低于88.4Gy,剂量率低于58.3Gy/h时,不会产生坏点;光照充足时γ射线电离辐射对传感器分辨率、色度及暗电流的影响并不明显.     

基于CPLD技术的高速视频图像采集与显示系统

系统采用CMOS有源像素图像传感器作图像接收器,CPLD作驱动控制器,经D/A转换后由XGA显示出来,实现了视频图像的快速采集和实时显示。阐述了系统的构成原理和CPLD控制逻辑,给出了驱动电路的仿真波形。该系统稳定可靠,且具有图像分辨率高、采样速度快以及适应性和灵活性强等优点。     

基于积分时间和增益可调的CMOS驱动设计

为了适应光照强度的变化,通常需要改变积分时间来选择合适的曝光量.但积分时间设置过长,会使CMOS图像传感器的输出帧频大幅度的降低.为了解决这一问题,以IBIS5-A-1300 CMOS图像传感器为例.在分析其内部结构和积分驱动时序的基础上,提出了一种改进的设计方法,可以保证在对图像传感器的输出帧频影响较小情况下,能够实现自适应光照强度调整.利用VHDL语言对设计的驱动时序进行描述,并在QuartusⅡ环境下进行系统功能仿真,仿真结果表明,所设计的驱动时序可以满足自适应曝光的要求.     

DVI接口技术在彩色FED显示系统中的应用

介绍了数字视频接口DVI接口规范,论述了SiI161A芯片内部功能结构、工作时序以及在彩色FED平板显示器件视频驱动电路中的应用.提出了基于SiI161A的硬件电路设计方案,此电路方案已在63.5 cm彩色FED驱动系统中使用,为系统提供多种分辨率优质的数字视频信号.采用DVI数字视频接口技术研制出了能驱动显示VGA分辨率的印刷型FED视频显示系统.该样机能显示彩色视频图像,图像亮度已达410 cd/m2、对比度达1 010∶1,电路灰度等级达256级,有效显示对角线尺寸为63.5 cm.     

高速CCD数据采集系统的驱动电路设计

以CCD图像传感器IL-P3为例,设计一种可调节曝光时间的CCD驱动电路.CCD作为光电转换式图像传感器,以其灵敏度高、动态范围大、光谱响应宽、功耗低、分辨率高和采样速度快等一系列特点成为现代电子学和现代测试技术中最活跃的传感器.在CCD应用技术中,用于产生CCD驱动时序的设计,是CCD数据采集电路设计的关键之一.     

高速CMOS图像传感器及其应用

设计了一种基于新型像素结构的高速低功耗图像传感器芯片.芯片采用提出的梯度掺杂掩埋型光电二极管(PPD)和非均匀掺杂沟道传输管的像素结构,有效地提高了PPD中光生载流子的横向转移速度,降低了光生载流子的残留,减少了图像传感器芯片的拖尾现象.芯片采用低功耗设计的像素信号读出电路阵列,降低了图像传感器芯片的整体功耗.图像传感...     

发光二极管彩色阵列显示像质优化技术及其实现

发光二极管(Light emitting diode,LED)彩色阵列显示因规模等原因,难以通过物理像素实现高分辨率显示.为提高LED彩色阵列显示的视在分辨率,利用抽样原理分析了LED阵列显示中的欠抽样情况及其产生的频谱折叠混淆噪声,研究了通过图像数据空间重组分配,将高分辨率图像转换成低分辨率图像组,在三基色独立驱动的LED显示阵列上,通过像素交错组合、时分循环高帧频显示,在低物理像素LED显示阵列上实现了高分辨率图像的显示,设计并实现了LED彩色阵列显示像质优化装置.实验结果表明,该方法能有效提高LED阵列显示的视在分辨率,消减欠采样产生的频谱折叠混淆噪声,改善显示画面质量.     

低噪声四管像素CMOS图像传感器设计与实现

基于SMIC 0.18gm工艺设计了一种低噪声的四管像素结构。通过在像素内增加传输管和存储节点实现了相关双采样,可同时消除固定模式噪声和随机噪声;采用Pinned光电二极管技术大幅降低了表面暗电流。所设计像素尺寸为3.6μm×3.6μm,并将其应用于一款648×488像素阵列CMOS图像传感器,经流片测试,图像传感器信噪比可达42dB,在25℃下表面暗电流为25mV／s（转换成电压表示的）。所设计的四管Pinned光电二极管像素结构相对于传统三管像素结构,具有较低的噪声和暗电流。     

应用于CIS的高速低功耗LVDS驱动电路设计

随着CMOS 图像传感器(CIS)在空间分辨率和时间分辨率的不断提升,CIS 的数据量在不断增加;同时,现代社会对低功耗CIS 的需求也越来越多. 设计了应用于CIS 的高速低功耗低压差分信号(LVDS)驱动电路.采用输出摆率控制的电流开关驱动器,该结构不需要在电流开关驱动器的输出端外接匹配电阻实现阻抗匹配,从而减小了电路的功耗;同时利用电流开关驱动器的电流源来实现预加重功能,没有额外的电流源和控制电流源的辅助电路,因此减小了LVDS 驱动电路的整体功耗. 论文采用0.13 μm CMOS 工艺绘制LVDS 驱动电路的版图,面积为0.025 mm2. 在不同工艺角、电源电压和温度下后仿结果为:LVDS 驱动电路在速率为2 Gbit/s 时的最高功耗为23.43 mW,此时在100 Ω 的终端电阻上的摆幅为439 mV,输出共模电平为1.26 V,抖动为15.0 ps.     

微型数字式太阳敏感器的原理实验

对一种基于新型光线引入器和有源像素传感器(APS) CMOS图像传感器的微型数字式太阳敏感器进行了设计和原理实验研究.介绍了系统的工作原理、光线引入器的结构特点和APS CMOS图像传感器的特点,进行了系统误差分析与实验.实验结果表明太阳敏感器的角度估算精度在±10°视场角内为 0.16°. 对太阳敏感器的实验研究和屏阵列光线引入器的结构设计与使用性能的初步探讨说明大面阵CMOS图像传感器和新型光线引入器有助于太阳敏感器的微型化和高精度化.     

基于FPGA的高帧频CCD驱动控制系统设计

CCD芯片的驱动电路是整个高帧频图像采集系统的核心部分,它关系到整个系统的性能和技术指标.分析并实现了DALSA公司1M像素的帧转移型高帧频CCD芯片FT50M的内部结构和驱动时序,并采用集成芯片设计了该CCD芯片的驱动时序和所需的偏压电路,进而改进了CCD芯片的偏置电压电路,采用大多数的偏置电压由SFD信号生成的方式.因此只需产生极少偏置电压即可生成所需全部偏压,这是目前十分安全的偏压解决方案,并选用了FPGA作为核心控制器件.实验表明:此设计不仅简化了电路,还具有性能好、功耗低、体积小的优点,实现了对高帧频CCD图像采集系统的驱动控制.     

用于CMOS图像器件的超分辨率算法研究

提出一种基于CMOS图像器件的超分辨率图像合成算法,该方法将4幅沿水平、垂直及对角线方向错位获取的CMOS图像重新组合,得到一幅重建的新图像.对重建图像的像素灰度进行了理论分析和计算,求出了重建超分辨率图像的算法.结果表明,在不提高CMOS工艺水平的条件下,该算法能将重建的CMOS图像的分辨率提高到原图像的2×2倍.实现了CMOS图像器件的超分辨率图像合成算法.对该算法进行了计算机仿真,结果同理论分析计算的结果完全一致,证明了所提出的CMOS图像器件超分辨率算法是正确的.     

列固定模式噪声的校正方法

采用列交换和校正因子估算的方法,实现了一种降低CMOS图像传感器列固定模式噪声的电路结构．该方法通过交换列处理电路和模数转换器,对噪声进行平均处理,同时估算校正因子,用于像素输出过程中噪声校正．整体结构具有动态自适应性,降低约37％列固定模式噪声．该方法无需提高列处理电路一致性和速度,适用于CMOS图像传感器内部的图像实时处理过程．     

基于CMOS图像传感器的压缩感知成像算法

近年来提出的压缩感知理论将信号采样和压缩同时进行,突破了奈奎斯特采样定理的限制,为低采样高分辨率成像提供了可能.为此,提出了一种基于CMOS图像传感器的压缩感知成像算法,采用并行处理策略对CMOS图像传感器A/D转换前的模拟像素矩阵进行压缩采样,减轻了A/D转换模块的负担,大大降低了CMOS图像传感器的功耗,并且该算法实现电路简单.仿真结果表明,所提算法能快速有效地进行测量值的获取,利用TVAL3算法重构的图像主客观质量较好.     

CMOS数字图像传感器研究进展

CMOS图像传感器已从无源和有源像素结构发展到数字图像传感器(DPS),数字图像传感器是CMOS图像传感器的发展方向,DPS的优势在于可把整个图像系统集成在一块芯片上,构成单芯片成像系统,从而降低成本,节约系统功耗,改善成像质量.片上集成模数转换器(ADC)是CMOS图像传感器的关键部件,重点分析和比较了三类不同集成方式:芯片级、列级和像素级的原理、性能和特点.介绍了目前国内外数字图像传感器的发展现状及其未来的发展趋势.     

图像采集系统的线性CCD驱动电路设计

文章介绍基于高速线性CCD器件的图像采集系统的构成及其应用。通过对CCD图像传感器TCD1209D驱动时序及数模转换芯片AD9224的转换时序的分析,结合图像采集系统硬件功能要求,设计用于图像采集的高速线性CCD驱动电路,并采用单片复杂可编程逻辑器件(CPLD)进行了实现;测试表明驱动时序产生电路满足目标图像采集系统的应用需要。     

基于半动态电路的32位高性能加法器设计

描述了一种采用半动态电路的32位高性能加法器的设计.设计中改进了现有稀疏树结构中的输出进位逻辑,在此基础上,设计了一种容偏斜多米诺和静态电路相结合的半动态电路,以及相应的多个控制时钟的时序策略.根据几种不同的加法器负载驱动情况,分别设计出不同的电路尺寸.采用SMIC 1.8V0.18μm CMOS工艺,在不同条件下的仿真结果表明,加法器电路取得了良好的性能.     

基于FPGA 的高分辨率科学级CMOS 相机设计

针对高分辨率科学级相机应用广泛,国内需求量大的背景,设计了基于长光辰芯公司GSENSE400 图像传 感器的国产化高分辨率科学级CMOS( Complementary Metal Qxide Semiconductor) 相机。该相机系统包括基于FPGA ( Field Programmable Gate Array) 的数据采集、控制与Camera-Link 输出设计。FPGA 主要包含SPI( Serial Peripheral Interface) 配置模块、CMOS 时序驱动模块、数据采集模块、Camera-Link 数据转换模块以及串口通信模块。根据 CMOS 的时序逻辑,在FPGA 中实现了CMOS 驱动时序的设计。根据相机输出HDR( High-Dynamic Range) 图像的 数据量,同时为了简化FPGA 数据传输模块的设计,通过使用1 片DS90CR287 芯片,选用Camera-Link的base 模式 进行图像数据的传输,并实现串口对相机的控制。对该相机系统进行成像测试,实现了HDR 模式下连续输出 24 帧,2 048 × 2 048 像素,低读出噪声、高灵敏度、高动态范围图像,基本满足科学级成像条件的需求。     

单片型像素探测器及其应用研究进展

单片型像素传感器将传感器和读出电路集成在同一硅片上,具有低物质量、低组装工作量和低成本的优点.近年来,单片型像素传感器在高能物理实验领域得到越来越多的关注,并已成功应用于STAR和ALICE实验中.通过商用CMOS集成电路技术和针对传感器的工艺优化,单片型像素传感器在抗辐照性能、空间时间分辨率、功耗和芯片面积等方面都取得了重大进展.本文旨在介绍单片型像素传感器及其研发过程中需要考虑的重要指标参数,并结合新工艺、新传感器结构和新读出架构对其研究进展进行概述.