数字滤波器的CPLD实现

介绍一种利用复杂可编程逻辑器件(CPLD),采用窗函数实现线性相位数字滤波器的设计,以低通数字滤波器为例说明应用FLEX10K器件的设计过程.设计中,从提高滤波器的处理速度出发,在传统结构的基础上导出减少乘、加次数的优化结构,并利用FLEX器件系列中的查找表LUT结构构成向量乘法器,快速完成乘、加运算,提高了滤波器的工作速度并节省了器件资源.     

基于CORDIC算法的QDDS设计及其FPGA实现

设计了一种基于CORDIC算法的正交输出直接数学频率合成器(QDDS),并在ALTERA FLEX10K 系列FPGA上予以实现.该结构包括流水线32位相位累加器和16位CORDIC旋转器.系统的时钟频率20M Hz,频率切换器时为一个时钟,建立时间为20个时钟,频率为0.004 656 Hz,输出信号的频率为DC到8M Hz.     

基于VHDL语言的全功能计数控制装置的设计

利用VHDL语言在PLD器件上设计全功能计数控制装置，使其实现计量、显示长度并根据预置数输出控制信号的功能。设计体现了VHDL语言的规范、高效，编程灵活、容易升级的特点。系统程序采用Ahera公司的MAX plusⅡ软件设计，下载至FLEX10K系列芯片。     

FIR线性相位数字滤波器的CPLD实现

本文介绍了一种利用复杂可编程逻辑器件 ( CPLD) ,并采用窗函数法实现 FIR线性相位数字滤波器的设计 ,以一个十六阶 FIR带通数字滤波器说明用 FLEX1 0 K器件的设计过程 .设计的电路通过仿真测试 ,能够达到设计指标 .     

利用VHDL语言实现直接数字频率合成

介绍了DDS技术的组成原理及特点，利用VHDL语言在Altera公司的FLEX10K系列器件上实现了DDS系统，通过MAX plus Ⅱ和Matlab演示了仿真结果．     

基于FPGA的8位十进制频率计设计

本文介绍了用于8位十进制频率计的VHDL设计,并基于FPGA在MAXPLUS2软件下进行了计算机仿真,采用的是ALTRA公司FLEX10K系列的EPF10K10LC84-4芯片。经验证,达到了预期的效果。     

FLEX 10K器件的编程方式

阐述如何对FLEX10K器件进行编程,介绍了3种方案采用构造用EPROM的主动串行方式,采用微处理器的被动串行方式和被动并行方式.     

基于FPGA的通用遥控编码器的设计

FPGA是一种新型的高密度大容量的PLD.遥控编码器是遥控发送端的核心器件,针对FLEX10K系列FPGA器件,用MAX plusII开发软件,实现了一种通用遥控编码器的设计,对整个方案和其中的主要模块进行了分析与仿真,这种编码器可以应用在家用电器遥控、车库门控制、防盗报警系统等多种遥控场合.     

基于FPGA的交通灯的VHDL设计

本文介绍了用于十字路口的交通灯的VHDL设计,并基于FPGA在MAXPLUS2软件下进行了计算机仿真,采用的是ALTRA公司FLEX10K系列的EPF10K10LC84-4芯片.     

用FLEX10K10实现小型卷积处理器

当对图像进行滤波、增强、边缘探测等处理时需要用到卷积运算 ,专用蕊片可以实现实时卷积运算 ,但价格昂贵 ,普通场合不易使用 ,随着大规模可编程逻辑器件 (FPGA)的出现 ,包括卷积在内的许多算法硬件实现变为可能。该文基于ALTERA公司的MAXPLUS开发软件 ,选用FLEX10K10器件 ,设计了一种能够对视频信号进行实时处理的卷积器 ,卷积窗口 3× 3,数据宽度 4bit× 8bit,延时2 0 0ns,并给出了设计应注意的事项     

用ispPAC20和isp1032实现可编程计数式ADC

ispPAC20可编程模拟器件内含运算放大器、比较器、8位D／A转换器，通过编程可实现放大器、有源滤波器、方波发生器等模拟电路单元的设计。本文利用isppac20的有效资源，将其与CPLDisp1032结合实现了可编程计数式ADC的设计。实验结果表明可编程计数式ADC可方便的嵌入到电子系统中。可编程计数式ADC是可编程模拟器件和可编程逻辑器件典型应用之一。文中给出的设计方案合理，测试指标符合要求，有很好的应用价值。     

基于VHDL与CPLD器件的FIR数字滤波器的设计

数字滤波器是数字系统常用的组件，利用ALTERA公司的复杂可编程逻辑器件(CPLD)快速卷积法实现数字滤波器的设计，是目前数字滤波器实现的最好的方法之一。     

数字式频率相位差测量仪的设计

以单片机为控制核心，用可编程逻辑控制芯片CPLD，产生双32位的计数器和相位差检测器，进行等精度的频率、相位差测量．计数器的计数时间宽度和显示方式由键盘设定．单片机读入计数值，进行浮点运算，测量结果显示于液晶屏上。     

5/3提升小波变换及逆变换的FPGA设计方法

研究了提升小波的硬件实现方法,根据FPGA器件具有快速逻辑处理能力的特点,采用流水线的加法及桶状移位操作指令,设计了一种适合FPGA实现的快速小波变换硬件结构.采用基于Matlab的设计工具DSP Builder,在Altera FLEX10K20器件上实现5/3小波变换及逆变换的功能,并在Quartus软件下进行综合、仿真及下载.实验结果证明采用FPGA实现提升小波变换具有处理速度快、代码可移植性强的特点.     

自适应数字滤波器中乘法器的硬件设计

本文在ALTERA公司的FLEX10K系列芯片上，用VHDL语言，对自适应数字滤波器中的乘法器进行了硬件设计和实现，并对乘法器的速度、芯片的资源使用进行了讨论，得出了比较理想的结果。     

用高密度可编程逻辑器件实现参数化FIR滤波器

从提高FIR滤波器的处理速度出发，在传统结构的基础上导出减少乘、加次数的优化结构，并利用FLEX器件系列中的查找表LUT结构构成向量乘、加运算，提高滤波器的工作速度并节省器件资源。最后，利用Altera公司的MAX PLUSII软件进行了并、串FIR滤波器的逻辑设计，达到了硬件实现参数化FIR滤波器的目的。     

程控滤波器的实现方法和滤波方案设计

对程控滤波器的实现方法进行了详细分析,设计了以增强型51单片机和LMF100滤波芯片为核心的简易实现方案.通过单片机输出时钟信号,控制LMF100构成的四阶低通和高通滤波器,实现了滤波参数的程序控制.详细推导了滤波函数与截止频率以及控制时钟之间的关系,利用Matlab实现了相关运算.     

可编程逻辑器件的应用研究

介绍了用可编程器的设计数字系统的新方法，并以４位全加器的设计实例说明了本方法的使用原理。该方法可以优化系统的设计，提高设计效率。     

地震勘探数字滤波芯片CS5376与FPGA的接口设计

该文阐述了高度集成的地震信号采集单元的工作原理,重点研究采集单元主控制器——现场可编程门阵列(FPGA)和地震信号滤波芯片CS5376的接口设计。介绍2种数据接口方案:FPGA的串行外设接口(SPI)分时复用,即同时用作命令通道和数据通道;基于FPGA硬件逻辑用VHDL语言自行设计的专用串行数据接口(SD口)。测试表明,这2种方案都能实现FPGA和CS5376之间可靠的数据传输,自行设计的SD接口具有更高的数据传输率,但是结构比较复杂。