一种低杂散可快速扩频的频率合成器的设计与实现

将DDS和PLL技术在频率合成方面的优缺点相结合,设计实现了低杂散、快变频、可数字扩频的频率合成器,其测试结果及频谱图均优于传统的PLL频率合成器或单纯的DDS频率合成器.     

直接数字频率合成技术及其设计方案

直接数字频率合成(DDS)采用的是一种新的频率合成技术,它具有频率分辨率高、频率转换快和相位噪声小等一系列的优点。本文主要介绍了DDS的基本原理和性能特点,提出了实现数字频率合成技术的两种设计方案。     

基于FPGA的直接数字频率合成器的设计

基于FPGA器件EP1K30QC208芯片,采用VHDL设计实现了一个相位、频率均可控制的数字频率合成器,并在ZY11EDA13BE试验系统中完成硬件测试。经实验验证,输出波形达到了技术要求,性能良好,控制方便,证明了基于FPGA的DDS设计的可靠性和可行性。     

基于FPGA直接数字频率合成器DDS的设计

本文利用FPGA器件实现了DDS系统中的关键部分DDS核,所设计的DDS核,由相位累加器和波形数据表组成,可以实现产生任意波形。FPGA器件作为系统控制的核心,其灵活的现场可更改性,可再配置能力,对系统的各种改进非常方便,在不更改硬件电路的基础上进一步提高系统的性能。     

基于FPGA的DDS波形发生器的设计与实现

介绍了DDS的电路结构及工作原理,并对各组成部分进行了理论分析,重点介绍了电路设计方法,并利用硬件描述语言VHDL实现,最后利用FLEX器件实现了DDS电路,给出了FPGA设计的仿真和实验.     

FPGA在数字频率合成器设计中的应用

采用直接数字频率合成技术是直接合成所需要波形的一种新的频率合成技术。随着新型FPGA芯片不断出现,为电路设计者提供了多种选择。如果用高性能的FPGA器件来设计符合自己需要的DDS电路,就是一个很好的解决方法。     

直接数字频率合成器AD9852的原理及应用

AD9852是美国AD公司生产的新型直接数字频率合成器(DDS),是一种使用方便灵活、功能较强的芯片。这种商用集成芯片可用于本振合成回路,高精度时钟发生器等。介绍了AD9852的工作原理、功能及其在本机振荡器中的应用。     

基于FPGA的DDS信号源设计与实现

利用DDS和FPGA技术设计一种信号发生器.介绍了该信号发生器的工作原理、设计思路及实现方法.在FPGA器件上实现了基于DDS技术的信号源,并可通过键盘控制其输出波形的各种参数,频率可控范围为100 Hz～10 MHz,频率调节步进为100 Hz,频率转换时间为25 ns.     

基于FPGA的直接数字频率合成器的设计

为了实现幅值和频率在一定范围连续可调,频率步进达到1Hz以下信号发生器的设计.采用直接数字频率合成技术(DDS),介绍根据直接数字频率合成技术组成及原理,给出了基于可编程逻辑器件FPGA及相应EDA软件QuartusⅡ实现DDS的具体设计方案及编程实现方法.通过改变设计参数可以调节所产生波形频率和幅度;通过改变ROM查找表中波形数据可以产生任意波形.利用FPGA器件设计DDS,大大简化了电路设计过程,缩短了调试时间,并为修改、添加DDS的功能提供了方便.     

利用VHDL语言实现直接数字频率合成

介绍了DDS技术的组成原理及特点，利用VHDL语言在Altera公司的FLEX10K系列器件上实现了DDS系统，通过MAX plus Ⅱ和Matlab演示了仿真结果．     

基于FPGA的频率合成器的实现

本文介绍了直接数字频率合成器（DDS）的原理,并通过现场可编程门阵列FPGA以查找表的方式予以实现24位DDS的方案。相对于传统的专用的数字频率合成器芯片,用高性能的FPGA器件设计符合自己需要的数字频率合成电路具有方便的控制方式和快速的置频速率等等诸多优点。     

基于CPLD的直接数字式频率合成器设计

采用CPLD器件EPM 7128SLC 84-15实现直接数字频率合成器控制模块的设计,是一种新型的频率合成技术.模块中的相位累加器,使系统具有较高的频率分辨率,可实现快速频率切换,很容易实现频率、相位和幅度的数控调制,有广泛的应用价值.     

基于CORDIC算法的直接数字频率合成器

在传统的直接频率合成器（DDS）中，相位到幅度的转化是通过相位码寻址只读存储器（ROM）来实现的。随着微电子技术的进步，用实时计算来代替ROM查找表已成为可能。文章讨论了应用CORDIC算法计算正弦值时旋转方向的确定方法以及CORDIC算法在DDS中的应用，为基于可编程器件设计DDS系统提供了有益的参考。     

一种新的基于FPGA的小数分频器的参数化设计

介绍了一种改进的基于FPGA小数分频器的分频原理及电路设计，采用了模块化和参数化的设计方法，利用半整数和整数双模代替原有的整数双模来综合实现小数分频器，由该方案设计的小数分频器。在硬件成本几乎没有增加的情况下，抖动、理论同步周期、最大误差性能方面都有所提高，因此可以广泛应用于数字电路的系统设计中。     

反馈式数字AGC的FPGA优化实现

新的全数字式反馈自动增益控制（ AGC)算法,采用硬件描述语言VHDL进行FPGA实现, MODELSIM仿真测试实验结果表明,该新方案实现简单、速度快,具有更小的资源占用、更快的收敛速度,有效地解决了无线通信系统中各种因素（距离、信道衰减、电磁干扰等)所造成的数字信号传输问题,具有良好的工业应用前景。     

直接数字频率合成器DDS的设计

在分析直接数字频率合成器 DDS工作原理及杂散影响的基础上,以 8031单片机和 CPLD芯片 FLEX10K为主要硬件进行设计.设计过程采取了改善杂散的措施,测试表明 DDS能产生 0～ 11MHz的正弦输出信号,频率分辨率达到 0.1Hz,满足电子系统的一般要求.     

基于FPGA的直接数字频率合成器的设计实现

介绍了用 Altera公司的 FPGA器件 ( F L EX10 K2 0 )实现直接数字频率合成器的工作原理、设计思路及如何与 Matlab软件接口进行设计验证