基于FPGA的信号发生器按键LCD模块设计

本设计应用可编程逻辑器件FPGA,设计一个DDS信号发生器的频率字输入和波形与频率显示模块.采用多个按键输入频率,其中每个按键处理十进制频率中的一位数字的输入,同时使用累加方式算出相应的频率字.与大多数DDS信号发生器采用的FPGA＋单片机方案相比,既节省了成本又充分利用FPGA内部资源.     

嵌入式数控系统中手摇脉冲发生器模块的实现

手摇脉冲发生器是嵌入式系统应用中重要的部件之一,讨论了采用FPGA构建手摇脉冲发生器模块的方法,实现了外置式手轮的进给轴选择、步长倍率选择以及编码计数和方向判别的功能。     

基于FPGA的时钟采样帧发生器设计

在串行通信中,为使系统具有灵活的可编程性和可移植性,减小系统体积,降低开发成本,详细地描述了一种时钟采样帧发生器总体结构。结合FPGA特性和VHDL语言,对时钟采样帧发生器各组成模块进行了接口定义,同时在ModelS im SE中进行了功能仿真验证。圆满完成了基于FPGA的时钟采样帧发生器IP核设计。通过实践表明,设计的时钟采样帧发生器IP核可靠易用,可扩展功能强,满足了实际应用系统的技术要求。     

基于FPGA的北斗卫星导航信号发生器设计

设计了一种基于FPGA的北斗B1频点信号发生器,通过MATLAB对北斗B1频点的C/A码、D码及其被扩频后经过QPSK调制的卫星模拟信号分别进行了仿真,使用Verilog HDL描述了信号发生器,并使用ISE对设计进行综合实现,使用Modelsim对信号发生器内的模块进行仿真.实验结果验证了设计的正确性和可行性,为信号发生器的最终实现提供了强有力的支撑.     

基于FPGA和DDR3SDRAM的高精度脉冲发生器设计与实现

文章介绍了一种基于现场可编程门阵列(field-programmable gate array,FPGA)和第三代双倍速率同步动态随机存储器(third generation of double-data-rate synchronous dynamic random-access memory,DDR3 SDRAM)...     

一种基于FPGA的信号发生器设计实现

应用VHDL语言及QuartusII软件提供的原理图输入设计功能,结合电子线路的设计加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器,它具有结构紧凑,性能稳定,设计结构灵活,方便进行多功能组合的特点,经济实用,成本低廉。     

基于FPGA的正弦波PWM信号发生器的设计

采用Altera公司的Cyclone系列FPGA为数字平台,利用Quartus II6.0已有的模块在FPGA中设计出了PWM信号发生器,整个系统可以实现频率、幅度均可调的信号输出。在产生某一频率信号时,让采样脉冲的周期保持不变,在每一个采样周期内改变一次占空比,改变的规律按正弦表变化;在产生高低不同频率的信号时,为了降低对滤波电路的复杂度,采用插空法使得输出的PWM波频率恒定。经过验证,设计系统的输出信号具有以下特点:稳定性和平滑性均较好,相比传统的信号产生方式,具有较高的频率分辨率,且易于实现频率幅度的数控调制,输出信号频率在1 Hz～1 MHz可调。     

可编程单次脉冲发生器的教学实验

介绍了一个数字系统综合设计实验：可编程单次脉冲发生器的设计与实现。该脉冲发生器可在输入按键的控制下,产生单次的脉冲,脉冲的宽度可由8位的输入数据控制。实验以FPGA为硬件基础,以MAX＋plusⅡ为软件工具开发完成。实验不仅体现了数字系统设计实验课程的综合训练目标,要求学生能综合、灵活应用VerilogHDL语言,掌握多层次结构系统设计方法、Top_down设计思想和FPGA开发方法等理论知识,并且与工程实际结合紧密。所开发的系统具有很大的实用价值,是一个值得推广的典型教学实验。     

基于FPGA和MAX295的正弦信号发生器

本文介绍了利用FPGA和MAX295设计正弦信号发生器的原理及电路组成,与传统的正弦信号发生器相比,此种方法具有简单实用、可程控的特点。     

基于FPGA和双端口RAM的DDS任意波形发生器的实现

介绍了一种基于FPGA和双端口RAM的DDS任意波形发生器的实现方法。该系统使用单片机作为主控器,完成用户接口的处理和协调控制的功能,FPGA在实现了DDS中的累加器的功能的同时也集成了单片机的外围接口电路,双口RAM的引入使得在单片机向其写入数据的同时,FPGA可进行扫描输出,加快了系统速度。同时给出了在Proteus和Matlab下的仿真结果。     

VXI总线任意波形发生器模块的研制

VXI总线是仪器系统和测试系统的优秀平台,基于VXI总线的任意波形发生器模块是集成VXI自动测试系统的重要模块.文中提出了一种VXI总线任意波形发生器模块的设计原理和实现方法,给出了模块的VXI总线寄存器基接口和波形发生电路的设计方法及其软硬件设计,并研制了VXI总线任意波形发生器模块.实验测试表明, 所研制的VXI总线任意波形发生器模块能够产生较高精度的任意波形.     

基于FPGA的DDS信号源设计与实现

利用DDS和FPGA技术设计一种信号发生器.介绍了该信号发生器的工作原理、设计思路及实现方法.在FPGA器件上实现了基于DDS技术的信号源,并可通过键盘控制其输出波形的各种参数,频率可控范围为100 Hz～10 MHz,频率调节步进为100 Hz,频率转换时间为25 ns.     

基于FPGA的波形发生器的设计与实现

以嵌入式微处理器软核NIOSⅡ为核心, 将微处理器、总线、数字频率合成器(DDS)、存储器、I/O接口等硬件设备集中在一片FPGA上.创建一个SOPC系统.通过软件编程实现不同频率,不同相位的波形.SoC系统的构建是利用Ahera的设计工具Quartus Ⅱ并结合Verilog-HDL语言,采用硬件编程的方法进行实现的.通过实验验证.本系统达到了预定的要求, 并证明了采用软硬件结合,利用DDS技术实现函数波形发生器的方法是可行的.     

基于DDFS的波形发生器的设计与实现

介绍用AT89C51和CPLD芯片为核心部件,基于DDFS原理,辅以必要的模拟电路并利用Keil C和VHDL语言编写软件,实现正弦波、方波、三角波、锯齿波和由用户编辑的任意波形的输出功能。     

FPGA在出租车记费器上的研究与设计

介绍了基于FPGA的出租车记费器系统组成,并详细介绍了各个模块的程序实现。     

时序脉冲发生器的设计与实现

文章介绍了用在系统可编程器件设计和实现时序脉冲发生器。在系统可编程器件的应用改变了传统硬件设计的方法，大大缩短设计周期，降低成本，方便修改、调试，是电子系统设计的发展方向。     

基于FPGA的可配置伪随机序列发生器的设计与实现

 设计实现了一种数据率可调,m序列级数可配置的伪随机序列发生器.该设计在线性反馈移位寄存器基础上,通过线性反馈函数来产生模最长的m序列,并利用FPGA的可重构性与灵活性,采用硬件描述语言VHDL进行设计,使用Quartus Ⅱ 8.0进行综合布线,最终适配到DE2开发板用示波器等设备进行了测试.系统设计具有结构简单、安全性高、运行速度快、灵活性强,可被广泛应用于网络、通信、信息安全等领域.     

基于FPGA的数字正交变换信号的脉冲压缩

在现代雷达信号处理领域,实现高精度的数字信号脉冲压缩是一项关键技术.在进行时域脉冲压缩前,引入数字正交变换模块,提取I、Q基带信号,保证了较高的通道幅相一致性.对基带信号进行时域脉冲压缩,运算简便,实时性强,便于硬件实现.设计中采用Matlab和FPGA联合调试的方法,利用Matlab进行方案验证,采用Quartus Ⅱ软件进行方案实现,核心模块采用IP核实现,大大缩短了调试周期,并且提高了系统的稳定性.本系统具有运行速度快、功耗低、实现简单、实用性强等优点.     

高效电压调节型电火花脉冲电源的设计

在对传统脉冲电源和现有节能脉冲电源的工作原理、控制策略进行分析的基础上,针对传统脉冲电源存在电能利用率低的弊端,提出一种高效电压调节型火花放电脉冲电源.这种电源的电路具有自适应调节输出电压和等电流脉宽的特性,利用电路的拓扑结构进一步优化控制策略,演算电路的动态分析模型,同时对电路的各个主要器件进行设计和计算,给出实际电流电压波形以及自适应调压波形.结果表明:所设计的电源可实现空载电压、脉冲宽度、脉间宽度大范围独立可调,彻底取消耗能严重的限流电阻;电路具有较高的调压精度和较好的加工工艺效果.