基于FPGA先进加密算法(AES)的高速实现

在介绍有限域的概念及Rijndael算法结构,详细分析算法中基于GF(28)加法、乘法运算过程的基础上,详细阐述了使用FPGA高速实现运算关键部分的设计思路。针对FPGA设计中对速度与面积两项指标的不同要求,分别给出了两种方案,最后,给出本算法在FPGA实现方式下的性能指标。通过与国内外部分相关测试数据比较,该优化算法的性能比(MBps/Slice)明显优于其它设计。     

一种基于FPGA的AES加密算法优化设计

主要介绍基于FPGA的AES算法优化设计。介绍AES算法的原理,结合算法和FPGA的特点,采用查表法优化处理字节代换运算、列混合运算和密钥扩展运算。本设计采用轮内流水线结构和密钥并行处理。完成整体结构的设计,并利用ModelSim6.0给出相应的仿真波形和结果。     

一种基于FPGA的AES加解密算法设计与实现

设计了一种用于低端设备、低功耗的AES(advanced encryption standard)加解密硬件模块.混合设计加解密算法,减少了资源占用,使设备在较低的时钟频率下保持较高的性能,在20 MHz时,加解密速度仍可达128 Mbit/s.     

高级加密标准(AES)算法研究及实现技术

在简述AES算法产生背景的基础上对算法进行了分析,对算法的具体实现方法进行了说明。并利用密文分组链接(CBC)方式将其用于对文件的加密/解密(密钥长度可选)。     

高级加密标准(AES)算法研究及实现

AES(The Advanced Encryption Standard)是美国国家标准与技术研究所National Institute of Standardsand Technology(NIST)用于加密电子数据的规范。它被预期能成为人们公认的加密包括金融、电信和政府数字信息的方法。本文根据AES的算法用V isual C 6.0实现了128位密钥对数据的加密和解密。     

一种基于FPGA的AES算法的低功耗实现

目前网络支线上绝大部分用户面对的是千兆和百兆的以太接入网,因此设计低功耗而不影响接入网数据传输速率的AES加密芯片将具有广阔的应用前景.由此,在保证128密钥安全性的条件下,本文提出了一种将AES加密算法的128位明文分为4个32位加密单元进行处理,并通过流水线技术进一步降低功耗的AES加密芯片的实现方法.并且针对一般的FPGA结构仿真实现了上述的设计.     

基于G.729A和AES的分组语音保密通信

AES分组密码由多轮迭代的轮函数构成，对轮函数包括的4个面向字节的变换：字节变换、行移位、列混合和加载子密钥作简要介绍和分析；并简要描述了G．729A的编码、解码器的工作流程和参数结构．由于AES标准仅支持128bit的分组加密，而G．729A语音编码帧的大小为80bit，所以不能直接应用AES来加密G．729A的编码语音来实现语音保密通信，在不损害AES的安全强度下，提出两个适用于加密G．729A编码语音帧的AES修正方案：AES160和AES80，根据分组密码的随机性测试、明密独立性测试、雪崩效应测试分析AES160和AES80密码统计性能，测试结果表明AES160和AES80都有优秀的密码学统计性能，最后利用随机误码，分析基于G．729A和AES的语音保密通信系统的抗误码性能，结果表明AES160和AES80适用于加密G．729A的语音编码帧，并保留了AES的密码安全性能。     

射频识别系统加入AES算法的数据加密通信设计

将高级加密标准(Aadvanced Encryption Standard,AES)算法加入射频识别系统(RFID)系统,对RFID数据进行加密通信设计,提高RFID系统的数据安全性,有效地防止恶意入侵。     

基于FPGA的AES算法硬盘加密卡的实现研究

提出了基于FPGA对IDE硬盘数据进行AES加解密的实现方案,重点对加密卡的核心模块进行了分析和设计;采用了基于NiosII处理器的专门用于硬盘的密钥管理方法,更加有效地对硬盘数据进行保护;时序仿真验证了该硬盘加解密设计方案的可行性.     

基于AES算法的校园卡加密方案

校园卡因涉及金融数据和身份认证等重要信息,易成为非法攻击和破解的对象.保障校园卡敏感信息的稳定和安全是至关重要的工作.本文采用基于AES算法的加密方案来保障校园卡安全,文章分析了其加密原理及C++语言实现代码,该方案克服传统方法易受明文攻击、报文交换过程复杂等缺点,可实现传输与交换过程中校园卡的数据安全.     

Verilog HDL语言的AES密码算法FPGA优化实现

AES密码算法是目前广泛使用的一种加密算法。为了对AES算法进行优化,通过对密钥扩展模块重复调用,实现代码的高效利用。具体方法为在AES算法进行加解密运算时,其中所需的密钥可在其他模块执行时重复调用,即一次生成十轮密钥,通过控制模块实现轮密钥加运算。详细叙述了改进后AES算法的Verilog HDL硬件语言实现,特别是对具体实现过程中关键核心代码进行了清晰描述,经modelsim6.1f仿真验证正确后进行了FPGA硬件实现,对FPGA硬件实现进行了实验结果正确性验证。实验结果表明,优化后的AES算法在Xilinx Virtex-V FPGA上仅占用了3 531个Slice,5 522个LUT,与同类加密算法实现所需的资源数对比,在性能同等条件下占用面积更少,可满足芯片的较小面积应用需求,从而可以使得AES算法应用于目前流行的各种小面积智能卡上。     

基于ARM嵌入式系统的AES加密算法实现

文章阐述了AES算法的原理,使用了基于ARM7的SEP3203嵌入式系统实验平台,在ARMADS集成开发环境下,移植μC/OS-II实时操作系统,建立并编译AESEncrypt汇编文件,对轮函数采用子程序调用方法,在嵌入式系统上高效的实现了高级加密标准AES算法。     

基于改进AES的一次一密加密算法的实现

AES(advanced encryption standard)加密算法在分组密码领域一直有着不俗的表现,但是传统AES算法具有S盒的迭代循环周期短、轮密钥和种子密钥之间的相关性较强的缺陷。为增强AES算法的安全性,通过采用一种新的仿射变换对产生新的S盒,再利用平方剩余算法产生随机密钥流序列的方法对AES算法进行了改进。结果表明:改进后的S盒的迭代循环周期在GF(2~8)域上为256;每一次加解密运算使用的密钥都是不一样的随机密钥流序列。可见,改进后的AES算法使得明文的每一个分组都使用不同的密钥进行加密,从而使得各分组密文之间不具相关性,达到了使用固定密钥实现一次一密加密的目的,从而提高了AES加密算法的安全性。     

加密解密算法的实现及改进

在AES基本算法的加密解密的数据16字节基础上,实现了基于任意字节流的C＋＋类封装,以满足实际应用中要加密的信息长度不是分组长度的需求．给出了加密解密AES算法的程序设计方法和具体实现步骤,并提供算法中密匙服务模块和加密解密模块cH语言的源程序．该程序可以对用户需要保护的文档进行加密存储,在用户需要使用的时候对文档进行解密,使用完成后叉加密存储,大大增强了电子文档的安全性．将加密解密功能集成到操作系统的的源管理器中,用户通过资源管理器的菜单就可以完成加密解密功能,不需要单独启动加解密程序来实现对文档的保护．     

在线离线的双轮AES加密算法研究

为解决物联网信息传输过程中安全性差和计算效率低的问题,以AES(Advanced Encryption Standard)加密算法为基础,设计了一种在线离线的双轮AES加密算法.在双轮AES密钥扩展过程中,将每一轮子密钥与前两轮子密钥进行计算,提升信息传输的安全性.同时考虑到物联网设备算力有限,在双轮AES加密算法基础...     

基于CTR操作模式的AES算法加密组件的研究

通过对AES算法进行研究和实现,并对CTR算法的操作模式必要性和模式原理进行说明,结合COM的优秀特性将基于CTR操作模式的AES算法封装在一个组件中,组成一个跨平台可重用性的组件.     

基于AES算法的敏感数据库智能加密方法研究

为了提高敏感数据库存储信息安全性,需要进行敏感数据库智能加密设计,提出基于AES算法的敏感数据库智能加密方法,构建敏感数据库信息加密的安全密钥,采用算术编码设计方案进行敏感数据库存储信息的自适应特征分类和向量量化编码设计,在高级加密标准协议(AES)下进行敏感数据库存储数据加密的循环码重构和分组加密设计,构建加密和解密密钥,将敏感数据库智能加密循环码译码的明文进行特征分块重组,采用随机抽样方法进行敏感数据库存储信息的样本空间重构,结合密钥协商校验和椭圆线性编码方法,实现高敏感数据库存储的多层加密设计。仿真结果表明,采用该方法进行敏感数据库存储信息加密的抗攻击能力较强,加密的安全性较好,提高敏感数据库存储的安全性。     

Rijndael加密算法及其实现

对Rijndael加密算法的数学基础和设计原理进行了简要介绍 ,并就该算法的实现提出了技巧性的意见。     

一种资源优化的祖冲之算法的硬件实现方法

祖冲之(ZUC)算法是我国自主设计的流密码算法,该算法在2011年12月被3GPP LTE采纳为国际加密标准,即第四代移动通信加密标准。目前,基于祖冲之算法的FPGA设计在国内外引起了广泛的关注。本文在实现祖冲之加/解密系统的基础上,提出了一种资源优化的祖冲之算法的硬件实现方法。该方法优化了原祖冲之算法中对S盒进行并行寻址的逻辑,采用分时复用的寻址逻辑。经过仿真与综合,结果表明本文提出的方法大幅降低了系统的资源开销,当复用的寻址逻辑最多时,系统的资源开销可以降低45%。     

AES算法的快速实现

AES(Advanced Encryption Standard)高级数据加密标准,采用RIJNDAEL算法,RIJNDAEL算法是一个数据块长度和密钥长度可变的分组迭代加密算法,数据块的长度和密钥的长度可分别指定为128位,192位,或256位,本文用C语言来快速实现数据块长度为128位的加密算法。