一种输入轨至轨运算放大器的设计与仿真

介绍了一种输入轨至轨CMOS运算放大器,该放大器采用了共源共栅结构做增益级,在输入级跨导使用了电流补偿,以使其几乎恒定.在3 V电源电压下的静态功耗只有180μW,带5 p的负载电容时,直流开环增益,单位增益带宽分别达到75 dB,1.5 MHz.     

高频低压Rail-to-Rail CMOS功率输出级

提出了一种结构简单的Rail-to-Rail CMOS输出级,采用0．25μm工艺,用SPECTRE对其进行了仿真：供电为3．3V单电源,在频率为10MHz时,其输出阻抗为0．8n,静态功耗为20mW;当输入正弦信号的频率为10MHz,峰一峰值为2．7V,所接负载为50n时,其输出失真小于-53dB;它可以工作在50MHz以上。     

一种低电压低功耗Rail-to-Rail CMOS运算放大器的设计

基于2 μm CMOS工艺,设计实现了一种2.4 V低功耗带有恒跨导输入级的Rail-to-Rail CMOS运算放大器.采用尾电流溢出控制的互补差分输入级和对称AB类推挽结构的输出级,实现了满电源幅度的输入输出和恒输入跨导;运用折叠共源共栅结构作为中间增益级,实现电流求和放大.整个电路在2.4 V的单电源供电下进行仿真,直流开环增益为76.5 dB,相位裕度为67.6 ,单位增益带宽为1.85 MHz.     

前馈型轨到轨恒跨导恒增益CMOS运算放大器

设计了一种恒跨导恒增益的轨到轨运算放大器.输入级采用一倍电流镜控制的互补差分对结构,实现轨到轨和恒跨导.通过分析运算放大器电压增益随共模电压变化的原因,提出了一种前馈型恒增益控制模块,可以根据共模电压开启或关闭附加电流源,使运算放大器电压增益保持恒定.输出级采用前馈型AB类输出结构,以达到轨到轨输出效果.采用Chartered公司0.35μm工艺进行流片,仿真及测试结果表明:该运算放大器的直流开环增益为125dB,单位增益带宽为8.879MHz,在整个共模范围内电压增益最大变化率为1.69%.     

一种应用于FPGA时钟管理单元的锁相环设计

设计了一种应用于FPGA时钟管理的可变带宽锁相环.该锁相环采用开关电容滤波器实现可变电阻滤波功能,用反比N电流镜(N为反馈分频系数)来为电荷泵提供偏置,使电荷泵电流与偏置电路电流成1/N的比例关系.本文还提出了用虚拟开关减少了开关两端电压的非理想电荷效应,并设计了一种5级延时单元组成的环形压控振荡器,显著提升了输出频率范围.该锁相环实现了环路带宽与输入频率比值固定,从而使环路带宽能够自动跟随输入频率在较宽范围内变化,保证了其稳定性.本文采用CMOS 65nm数字工艺流片,电源电压为1.2V,作为时钟管理单元IP核嵌入于复旦大学自主研发的FDP5FPGA芯片中.测试表明,本文设计的PLL环路带宽在0.7MHz到13.4MHz能够跟随输入频率在18~252MHz范围内变化,输入频率与环路带宽比值近似为20,产生762MHz~1.7GHz的宽范围输出时钟,阻尼因子均方差不超过8%.     

宽摆幅高速高精度级间增益放大器的优化设计

为了满足1024×1024像素焦平面红外探测器高速采集系统中模数转换器的需求,采用0.35μm CMOS工艺技术,设计了12-bit、40-Msample/s的流水线模数转换器第一级的级间增益放大器.在传统两级运放的基础上,采用交叉耦合的AB类输出级和共源共栅补偿,提高了输出摆幅和带宽,并通过数学工具对功耗进行了优化.在电路设计基础上完成了版图设计与后仿真,达到直流增益92 dB、输出摆幅4 V、静态功耗35 mW、反馈系数1/4的情况下带宽达到170 MHz、相位裕度69°等指标,满足系统设计需求.     

一种射频宽带低噪声放大器的设计

提出了一种射频宽带低噪声放大器的实现方式,使用宽带电流反馈型运放和宽带低噪声电压反馈型运放完成了0d B~60d B增益连续可调.由于输入信号幅度小、带宽宽,系统通过屏蔽盒进行处理提高了自身的稳定性和抗干扰能力.输入电压最小峰峰值2m V,3d B带宽达0.3MHz~150MHz,最大输出正弦波有效值1.8V,在1MHz~100MHz频带内增益起伏小于1d B,性能优良,可广泛用于电子对抗、战术武器制导以及无线通信中.     

2.5V/0.25um Rail-to-Rail运算放大器

本文采用0.25um CMOS工艺,设计了一种rail-to-rail运算放大器,该放大器用2.5V单电源供电,其输入共模范围和输出信号摆幅可以达到零电源电压,单位增益带宽为320MHz,相位裕度为60°.     

基于0.18μm SiGe BiCMOS工艺的带宽为2 GHz的高精度可变增益放大器

设计了一个高精度可变增益放大器,采用0.18μm SiGe BiCMOS工艺进行前仿真和后仿真.运用电流反馈型闭环运算放大器获得了高精度的固定电压增益,输出级中加入了共模反馈电路,使得输出共模电压可以由外部控制电压在0.8~1.3 V之间进行调节.另外,先进的补偿网络可以对工艺偏差进行校准,使其带宽达到2 GHz;为了实现增益可调,采用了无源R-xR网络实现步长为2 dB的精确衰减,最终使得增益在数字信号控制下以2 dB步长在-0.93~39.19 dB范围内可调.整个系统结构简单,增益控制方便.     

带共模反馈的CMOS折叠式高增益运算放大器

提出了一种单电源5V供电的带共模反馈的两级折叠式运算放大器结构.折叠式运算放大器的输入共模反馈结构使输出共模电平维持在2.5 V左右,增益可达到90 dB以上,相位裕度为45°,同时增益带宽为33 MHz.     

D类音频功放芯片自恢复过流保护电路

针对高功率D类功放芯片使用过程中可能出现的短路操作导致芯片损坏的风险,设计并实现了一种具有自恢复能力的D类功放过流保护电路。在功放芯片输出管脚发生对地短路、对电源短路、或者2个输出管脚之间相互短路时,能够及时关闭功率电路输出以保护芯片不会损坏。芯片测试结果表明,5 V/4 Ω条件下,该D类功放输出最大功率2.75 W,效率90%。过流保护电路工作正常,过流域值约为3A。较之其他电路方案,本方案的优点在于,当短路事件去除后,能够及时自动恢复正常输出,克服了传统保护方案需要芯片复位才能恢复正常工作的缺点。     

新型高频高线性CMOS跨导线性电流模乘/除法器设计

针对传统CMOS电流乘除法器存在线性度不高、工作频率低等缺点,提出一种以平方根电路、平方/除法器电路为核心的基于MOS管跨导线性原理的新型高频高线性CMOS电流模乘/除法器。在TSMC0.35μm CMOS集成工艺下进行HSPICE仿真测试表明:该电路在3V电源电压下,-3dB带宽可达到35.1MHz,电源静态功耗为202.68μW,输出电流为0～25.1μA,非线性误差为0.85%,总谐波失真为0.14%。本文提出的乘除法器电路与Tanno、Lopez等提出的基于跨导线性原理的乘除法器电路相比,优点在于-3dB带宽提高了,功耗降低了,电源电压降低了,线性度提高了,精度提高了,并且采用了相对更先进的0.35μmCMOS工艺,可缩小芯片面积,节约成本。     

一种高速低相位噪声锁相环的设计

设计了一种1．8V、SMIC0．18μm工艺的低噪声高速锁相环电路．通过采用环行压控振荡器,节省了芯片面积和成本．通过采用差分对输入形式的延时单元,很好地抑制了电源噪声．与传统的简单差分对反相器延时单元相比,该结构通过采用钳位管和正反馈管,实现了输出节点电位的快速转变,整个电路芯片测试结果表明：在输入参考频率为20MHz、电荷泵电流为40μA、带宽为100kHz时,该锁相环可稳定输出频率为7971MHz—1．272GHz的时钟信号,且在中心频率500kHz频编处相位噪声可减小至-94．3dBc／Hz。     

UHF power amplifier design in 0.35μm SiGe BiCMOS

A two-stage power amplifier operated at 925 MHz was designed and fabricated in Jazz' s 0.35μm SiGe BiCMOS process.It was fully integrated excluding the inductors and the output matching network. Under a single 3.3V supply voltage,the off-chip bonding test results indicated that the circuit has a small signal gain of more than 24dB,the input and output reflectance are less than- 24dB and-10dB,re- spectively,and the maximal output power is 23.5 dBm.At output power of 23.1 dBm,the PAE(power added efficiency)is...     

双栅场效应晶体管宽带电调放大器

本文介绍一种单级双栅场效应晶体管电调放大器,电调范围为970～1470MHz,3dB调谐带宽<90MHz,噪声系数<2.5dB,增益≥10dB。将它运用到卫星直播电视接收机的第二混频器输入瑞,可提高抑制镜象干扰能力约20dB。     

一种用于高速A/D转换器的全差分、低功耗CMOS运算跨导放大器(OTA)

介绍一种全差分、低功耗CMOS运算跨导放大器（OTA）。这种放大器用于10位分辨率、30MHz采样频率的流水线式A／D转换器的采样－保持和级间减法－增益电路中。该放大器由一个折叠－级联OTA和一个共源输出增益级构成,并采用了改进的密勒补偿,以期达到最大的带宽和足够的相位裕度。经过精心设计,该放大器在0．35μmCOMS工艺中带宽为590MHz,开环增益为90dB,功耗为15mW,满足高速A／D转换器要求的所有性能指标。     

一种用于脉冲超宽带接收机的0.18-μm CMOS工艺的高增益检波器

设计了一个用于非相干脉冲超宽带接收机的0.18-μm CMOS工艺的能量检波器.该检波器包含了输入匹配模块、平方电路、翻转电压跟随器-电流检测电路、跨导级以及输出缓冲器.平方电路运用饱和区晶体管的平方律特性对输入差分信号进行平方,所得到的输出电流由翻转电压跟随器-电流检测电路转换成电压.跨导级对该信号进行放大并积分得到所接受的能量.测试结果可以看出,当输入信号的峰峰值超过60mV时,在高达300 MHz的频率下检波增益可以达到10 dB.而最小检测幅度为13 mV,此时的检波增益为5 dB.在移除输出缓冲器之后,输出脉冲的幅度将增加一倍.不计及测试焊盘,芯片面积为0.23 mm×0.3 mm.电路由一个1.8 V的电源供电,核心电路电流为3.5 mA.该检波器已成功应用于开关键控方式的接收机以实现高速宽带通信.     

一种用于高速激光回波信号处理的专用CMOS集成电路芯片

提出了一种用于激光回波信号处理的高速CMOS集成电路设计方案。该芯片主要采用了RGC跨阻放大器、MOS_L、改进型Cherry-Hooper宽带放大器级联等结构,组成了脉冲激光测距的接收通道。仿真得到了90 MHz带宽,134 dB.Ω增益的整体性能。在0.5μm CMOS标准工艺线上流片后,封装并进行了测试。测试结果表明该电路具有2.4 mV的均方根噪声和对短脉冲具有6 ns的响应延时。     

AD9850输出信号幅度精确控制设计

一种通过单片机ATMEGA32控制AD9850芯片的输出模拟信号电流输出量大小来实现对0～20MHz输出信号的幅度实现0～10V调节的方法,实验结果证明,这种设计方法的控制手段更直接、更精确、更灵活。     

某导航终端芯片传导敏感度测试研究

对某导航终端导航芯片进行了传导敏感度测试研究。通过电流注入探头把连续波干扰信号耦合到电源端口,然后观测信号输出管脚的时域信号及导航分析软件的分析结果来判定导航芯片是否敏感。通过对电流注入探头进行S参数校准分析精确得出注入到电源端口的干扰信号幅值。通过该测试方法得到芯片电源端口10 k Hz~400 MHz的敏感度曲线。通过研究发现敏感度曲线与电源端口和信号输出端口的插入损耗趋势一致,验证了测试结果与校准方法的正确性。该测试的扩展不确定度小于CISPR规定值,该测试方法可为导航芯片级传导敏感度测试中出现的敏感现象提供判定依据。