混合信号处理实现2D-DCT的CMOS图像传感器结构

为了减少原有混合信号处理方法实现二维离散余弦变换(2D-DCT)的运算周期,提出了一种新型的CMOS图像传感器(CIS)结构.该结构利用2D-DCT可以行列分离以及变换核对称的原理,对像素阵列进行8×8分块,增添采样电容阵列,通过寄存器控制、选择相应核系数的电容比例、结合模拟累加器完成列变换,通过电容复用和数字域累加完成行变换.对结构进行建模验证,结果表明:此结构能够正确实现2D-DCT,保留15.63%DCT系数压缩时,峰值信噪比(PSNR)达到73.54,dB,运算周期缩短为原有混合信号处理方法的25%.该结构提高了传统CIS的输出效率,适用于无线视频传感网络、生物医疗等低功耗高效率成像系统.     

CMOS数字图像传感器研究进展

CMOS图像传感器已从无源和有源像素结构发展到数字图像传感器(DPS),数字图像传感器是CMOS图像传感器的发展方向,DPS的优势在于可把整个图像系统集成在一块芯片上,构成单芯片成像系统,从而降低成本,节约系统功耗,改善成像质量.片上集成模数转换器(ADC)是CMOS图像传感器的关键部件,重点分析和比较了三类不同集成方式:芯片级、列级和像素级的原理、性能和特点.介绍了目前国内外数字图像传感器的发展现状及其未来的发展趋势.     

基于Zigbee的多参数传感终端低功耗设计与实现

针对现有无线传感器网络(wireless sensor networks,WSN)环境监测终端设备采集环境参数较少、缺少现场形态信息、供电方式单一的不足,设计一种基于Zigbee的六参数低功耗智能采集终端.该终端配置有太阳能、市电和蓄电池的FILO(first in last out,FILO)三级堆栈智能电源,以及摄像头和多种传感器的传感器阵列.终端采用传感器阵列TDM(time division multiplexing,TDM)节能供电方案降低传感器阵列功耗,延长终端设备正常工作时间,符合现代化环境监测的要求.     

低噪声四管像素CMOS图像传感器设计与实现

基于SMIC 0.18gm工艺设计了一种低噪声的四管像素结构。通过在像素内增加传输管和存储节点实现了相关双采样,可同时消除固定模式噪声和随机噪声;采用Pinned光电二极管技术大幅降低了表面暗电流。所设计像素尺寸为3.6μm×3.6μm,并将其应用于一款648×488像素阵列CMOS图像传感器,经流片测试,图像传感器信噪比可达42dB,在25℃下表面暗电流为25mV／s（转换成电压表示的）。所设计的四管Pinned光电二极管像素结构相对于传统三管像素结构,具有较低的噪声和暗电流。     

基于CMOS图像传感器的压缩感知成像算法

近年来提出的压缩感知理论将信号采样和压缩同时进行,突破了奈奎斯特采样定理的限制,为低采样高分辨率成像提供了可能.为此,提出了一种基于CMOS图像传感器的压缩感知成像算法,采用并行处理策略对CMOS图像传感器A/D转换前的模拟像素矩阵进行压缩采样,减轻了A/D转换模块的负担,大大降低了CMOS图像传感器的功耗,并且该算法实现电路简单.仿真结果表明,所提算法能快速有效地进行测量值的获取,利用TVAL3算法重构的图像主客观质量较好.     

非制冷热释电红外焦平面阵列读出电路的新型结构

提出一种带有列共用结构的电容跨阻放大器(CTIA)读出结构, 以实现高线性度、低功耗、低噪声和较大输出范围。该结构可以降低像素结构的复杂性, 提高电路设计的灵活度。电路采用奇偶行交替连续读出的方式。采用0.35μm DPTM工艺, 利用该结构设计一个原型芯片。电源电压为5 V, 每列CTIA结构功耗约为29.3 μW, 线性度为99.98%。该原型芯片可以被扩展为320×240阵列。     

基于MPEG-4的嵌入式影像交互系统设计

在无线局域窄带宽范围内, 为提高影像数据传输的实时性和高效性, 需要对原始影像数据进行压缩编码处理。系统以ARM11为嵌入式硬件处理核心、 Linux操作系统为软件开发平台, 设计了一种基于MPEG-4（Moving Pictures Experts Group）视频编解码技术和流媒体实时传输协议的影像交互系统。测试结果表明, 在IEEE 802.11 g标准的无线网络环境下, 网络带宽最大为54 Mbit/s, 通信距离在无障碍直线50m范围内, 此时网络性能良好, 传输时延小于10 ms, 丢包率小于0.1%, 帧率大于15帧/s。并通过MPEG-4帧间控制实现了53.2 ∶1的影像压缩比, 以最少的数据量获得最佳的画面质量。与基于PC的影像交互系统相比, 该嵌入式系统不仅体积小, 功耗和成本也明显降低, 并且功能性好、 专用性强。     

基于GPRS网络的远程图像监控系统

结合GPRS网络技术和静态图像编解码技术，实现了远程图像监控系统；介绍了图像采集终端和监控中心的组成与设计方法．图像采集终端采集图像传感器的数据，进行快速离散余弦变换压缩，并通过GPRS模块发送到无线网络，监控中心则对从GPRS网络接收到的图像数据进行解压、管理和显示．该系统具有较高的性价比，能够满足一般场合的图像监控要求．     

基于时空域数据融合的Kinect深度图像修复算法

针对Kinect传感器获取的深度图像中存在大量噪声以及深度信息缺失导致的空洞问题,提出一种基于时空域数据融合的深度图像修复算法。首先,对配准后的深度图像利用卡尔曼滤波使跳变深度值趋于平稳,并采用阈值分割法得到待修复区域;其次,计算待修复边界所有像素点的时空域置信度,对时空域置信度最大的像素点计算其时域和空域深度数据,并根据时空域置信度为时空数据分配权值进行数据融合,实现像素点的修复;最后,待修复边界改变,迭代执行上一步直至图像修复完成。实验结果表明:与传统修复算法相比,基于时空域数据融合的Kinect深度图像修复算法的深度图峰值信噪比更高、均方根误差更小,图像质量更好。     

基于先进处理器架构的智能家居多协议网关设计

针对智能家居系统中,无线传感器网络数据传输不稳定性、数据传输协议单一、转换复杂低效等问题,特设计基于ARM Cortex-A8的多协议家用智能型网关.该网关能够将家居环境中的ZigBee协议的设备数据信息转换为以太网、蓝牙、GPRS等多种协议的数据,从而实现家居环境的数据与户主进行互联互通.实验测试表明,设计的网关具有良好性能,能够实现数据转发、协议转换、管理控制功能,并且有效降低丢包率,具有良好的实用和通用价值.     

根据数据统计特征的低功耗FFT处理器

提出了一种基于SDF（single-path delay feedback）结构的低功耗FFT处理器。该FFT处理器使用了根据输入数据的统计分布特征的功耗优化方案。详细分析了该方法的优缺点,并提出了相应的改进方案。使用中芯国际0.18 μm工艺设计实现了一个64点的FFT处理器,通过比较发现对于特定的数据流,大约可以节省15％的功耗。     

基于FPGA和CIS的纸币图像采集及5/3提升小波图像处理方法

文章介绍了一种基于FPGA和CIS传感器的纸币图像采集系统及其对应的提升小波处理方法.系统利用FPGA实现CIS图像传感器和高速A/D转换器所需的各种驱动信号,完成实时图像采集;同时以FP-GA为核心,在硬件平台上实现5/3提升小波算法,并在Xilinx开发软件环境下进行仿真.实验结果表明通过合理有效的硬件设计和Ver...     

基于ZigBee的设施农业环境监测系统的设计与实现

针对现有设施农业环境监测仪普遍存在的采集参数少、能耗高、电源单一、网络覆盖小、信息难共享等不足,采用传感器阵列技术为智能传感终端配置了光、温、湿、气、酸、像的多参数传感器,实现了环境参数和作物生长形态的多功能综合采集;采用传感器时分复用技术和太阳能、市电、蓄电池三级队列智能电源管理,实现了低功耗和电源多样性;利用ZigBee网络与3G网络、Internet相结合,设计了具有3G和Internet接口的传感器网络网关,实现环境监测的局域采集与广域覆盖功能;采用Java、Flex和MySQL技术构建了设施农业环境监控中心,实现了环境监测数据在互联网上的集中共享.创新点是智能电源的设计和系统的完整实现.对最终系统的测试结果表明：该系统符合现代化和集约化农业生产方式转变的发展需要,对现代物联网技术在农业信息化领域的应用具有参考价值.     

基于FPGA的实时PFFT处理器的高效实现

摘要：
提出了一种在现场可编程门陈列（FPGA）器件上高效计算实时离散傅里叶变换（DFT）的处理器.该处理器采用实时质因子傅里叶变换（PFFT）算法实现,应用级联流水架构来获得实时处理能力;利用基于查找表（LUT）的分布式算法来获得与FPGA器件基本逻辑单元适配的特性;利用质数点DFT的循环卷积特性来显著降低LUT的规模.根据该方法,设计了一个16位、1 105点的实时PFFT处理器,并在Xilinx Virtex5 FPGA平台上进行了实现验证.结果表明,该处理器达到了比现有1 024点快速傅里叶变换（FFT）更少的资源占用和更高的资源利用效率.
关键词：

中图分类号： 文献标志码： A     

基于FPGA平台的电路级抗差分功耗分析研究

研究DPA攻击方法以及相应的电路级防护技术, 提出在FPGA (现场可编程门阵列)上实现WDDL的设计方法以及适用于FPGA的对称布线技术, 随后在FPGA 平台上实现一个4 位加法器并进行功耗分析。实验结果表明, WDDL电路的功耗波动比普通电路有较明显的下降。WDDL结构以一定的芯片面积为代价, 可有效降低FPGA功耗与数据的相关性, 具有较好的抗DPA (差分功耗分析)攻击性能。     

可重配置通用图像识别跟踪处理机研究

为满足战场适应性和通用性的需要,根据各种精密武器系统中图像跟踪信号处理机的共性,设计了通用图像跟踪信号处理机.由可重配置的大容量FPGA实现低层信号处理,由可编程的TMS320C6201 DSP完成高层数据处理,实现各种复杂的目标检测和跟踪算法;采用对FPGA和DSP的在线可重配置电路,实现系统的战场配置,使系统具有广泛的通用性和良好的战场适应性.最后给出了在弱小目标红外成像跟踪系统中的应用实例.     

An AP SoC for a unified architecture

An instruction level parallel computing paradigm and a unified architecture for an array processor (AP) on a chip (SoC) are presented in this paper. Here “APU SoC” is short for “an AP SoC for the unified architecture”. The MISD/MIMD architecture for instruction level parallel computing is unified with the SIMD architecture for data level parallel computing. As a result, all the computing can be implemented on an APU SoC. The APU SoC offers the rationale of an array structure for development in current technology, yet simplicity for the hardware (chip) and software (program) parallel designs. Just as a single processor chip can replace many function module chips, the APU SoC can replace the single-core/multi-core/many-core CPU chip for TLP computing and the ASIC/ASSP/FPGA/RC device array chip for Operation Level Parallel computing.     

无线智能网络的钢结构疲劳损伤监测

利用美国伊利诺伊大学结构健康监测项目组研制的应变无线智能传感器(SHM-S)结合雨流周期计数法,对钢结构疲劳寿命进行监测。通过分布式数据采集的办法,无线智能传感器将应变的振幅和均值用三维直方图进行传输,压缩原始应变数据,提高了信号传输的效率并降低了传感器发射的能源消耗,使长期疲劳寿命监测成为可能。通过钢结构悬臂梁实验验证了基于无线智能网络的钢结构疲劳寿命监测方法的可行性。     

基于二维卷积的图像插值实时硬件实现

为了实时实现图像处理中的图像插值,提出了一种与具体插值算法无关的通用二维卷积器实现结构和一种使用两级缓存的图像数据存取结构。利用所提出的结构,设计了使用双三次插值的图像插值模块,在可编程逻辑门阵列上进行了实现。进行了图像实时放大的实验。实验结果表明:采用本结构,可以降低片上存储器的消耗,方便地实现比较复杂的插值,达到实时处理的目的。     

基于二维卷积的图像插值实时硬件实现

为了实时实现图像处理中的图像插值,提出一种与具体插值算法无关的通用二维卷积器实现结构和一种使用2级缓存的图像数据存取结构。利用所提出的结构,设计了使用双三次插值的图像插值模块,在可编程逻辑门阵列上进行了实现和图像实时放大的实验。实验结果表明:采用本结构,可以降低片上存储器的消耗,方便地实现比较复杂的插值,可达到实时处理的目的。