首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到17条相似文献,搜索用时 187 毫秒
1.
基于二相相移键控(BPSK)信号幅度剧烈变化会严重影响数字锁相环的环路带宽和稳定性,提出了一种数字自动增益控制(AGC)和锁相环(PLL)联合的高稳定BPSK信号载波相位同步算法.采用指数增益放大非相关反馈自动增益控制环路对输入调制信号进行幅度调整,使输出AGC的调制信号幅度稳定在预定值,再将幅度稳定调制信号输入到数字三阶PLL进行精确载波相位估计.仿真结果表明,算法避免了数字三阶PLL由于调制信号幅度变化带来的环路不稳定,且在信噪比(SNR)动态范围内,保证环路噪声性能满足BPSK信号解调的要求.  相似文献   

2.
在讨论数字电视调谐器本振相位噪声和分析直接数字频率合成器(DDS)原理及特点的基础上,提出了一种DDS与锁相环(PLL)混合电路用于调谐器本振的方法,可使其在所用频率点上无相位截断噪声,从而使调谐器本振的相位噪声大大改善,最后通过实验证明了这种方法的有效性.  相似文献   

3.
采用0.11μm 1P6M CMOS工艺设计与研究了一款适用于蓝牙极性调制发射机的两点调制锁相环.为了校正锁相环中两个相位调制路径的环路增益,降低采用该锁相环的发射机的频移键控误差,提出了一种新型的增益校正方法,并基于该方法设计了低相位噪声、低锁定时间的两点调制锁相环电路.芯片的测试结果表明,当压控振荡器震荡在4.8 GHz时,该锁相环在偏离4.8 GHz 10 kHz、1 MHz和3 MHz时的相位噪声依次为-83、-108和-114 dBc/Hz,采用该锁相环的极性调制发射机发射0 dBm信号时频移键控误差为2.97%,该锁相环的芯片面积为0.32 mm~2,整体性能满足蓝牙射频芯片测试规范要求.  相似文献   

4.
针对传统的相位噪声分析方法无法得到PLL的动态行为这一缺陷,提出通过线性叠加的方法来分析PLL中噪声的动态行为;首先理论分析了PLL各模块的相位噪声模型以及各模块相位噪声对总的相位噪声的贡献;随后以LMK04806的第二级锁相环PLL2为例,采用控制变量法,使用PLL仿真软件进行仿真分析,通过仿真数据说明各参数对总的相位噪声影响大小;最后结合具体实例验证了方法对PLL相噪设计具有指导意义。  相似文献   

5.
讨论了数字电视调谐器本振相位噪声,在分析直接数字频率合成器(DDS)的原理及特点的基础上,提出了一种DDS与锁相环(PLL)混合电路用于调谐器本振的方法,应用该方法可使其在所用频率点上无相位截断噪声,从而使调谐器本振的相位噪声大大改善,实验证明,该方法是有效的。  相似文献   

6.
基于55nm CMOS工艺设计并制造了一款小数分频锁相环低相噪10GHz扩频时钟发生器(SSCG).该SSCG采用带有开关电容阵列的压控振荡器实现宽频和低增益,利用3阶MASHΔΣ调制技术对电路噪声整形降低带内噪声,使用三角波调制改变分频系数使扩频时钟达到5 000×10~(-6).测试结果表明:时钟发生器的中心工作频率为10GHz,扩频模式下峰值降落达到16.46dB;在1 MHz频偏处的相位噪声为-106.93dBc/Hz.芯片面积为0.7mm×0.7mm,采用1.2V的电源供电,核心电路功耗为17.4mW.  相似文献   

7.
胡仲毅 《科技信息》2010,(19):159-160
锁相频率合成是间接频率合成的一种,它是一个基于相位比较的负反馈控制系统。但是,由于传统锁相环中只有1个VCO,而普通的VCO不具有跨倍频程的变频范围,这使得只有一个VCO的PLL输出频率范围受到限制。本文给出了一种高性能双锁相环系统的设计。可输出宽频段、低相噪的本振信号。结果表明,这个电路不仅满足了指标要求,还符合批量生产的要求。为其他人进一步研究类似锁相环提供了不错的经验和参考。  相似文献   

8.
电荷泵锁相环(charge pump phase-locked loop, CPPLL)作为频率合成器(frequency synthesizer, FS),广泛应用于接收机中来提供低杂散、低噪声、高频谱纯度的本振(local oscillator, LO)信号。电荷泵(charge pump, CP)作为关键模块之一,其存在的非理想效应以及失配会带来更高相位噪声影响锁相环(phase-locked loop, PLL)频率综合器输出本振的频谱纯度。基于台积电(Taiwan semiconductor manufacturing company,TSMC ) 0.18 μm CMOS工艺,采用电流舵电荷泵结构并加入泄漏电流模块设计了一款低电流失配率、低相位噪声的电荷泵电路,较好地克服了传统电荷泵所存在的非理想效应,使整个电荷泵电路的相位噪声保持在较低的水平。利用Cadence Spectre对电荷泵的整体性能进行仿真。仿真结果表明,供电电压为1.8 V时,电荷泵电流为31.71 μA,最大相位噪声为-230 dBc/Hz,在0.4~1.4 V输出电压范围内最大电流失配率仅有0.22%。  相似文献   

9.
为了缓解多通道SerDes中高频时钟信号在长距离传输中引入的噪声过大和功耗过高的问题,设计了一种应用于多通道的低功耗低抖动两级锁相环结构;同时为了进一步降低噪声性能,在第2级锁相环中设计了一种采样鉴相器。该设计将第1级LC振荡器锁相环产生的低频时钟信号(3.125 GHz)传输到各通道收发机后,将该信号作为第2级参考信号,再采用小面积的环形振荡器锁相环产生正交的高频时钟 (12.5 GHz),这种结构降低了高频时钟在片上长距离传输的距离,提高了收发机的时钟质量;此外该技术避免了使用高频缓冲器,降低了功耗。其中第2级锁相环通过无分频鉴相技术提高了第2级环振锁相环的噪声性能。该时钟发生器电路整体功耗为100 mW,第1级锁相环相位噪声拟合后为-115 dBc/Hz,第2级环形振荡器电路在1 MHz处相位噪声为-79 dBc/Hz,锁相环电路产生的时钟信号整体抖动为2.7 ps。正交时钟偏差在300 fs以内。相比传统时钟发生器,该设计性能有较大提高,功耗有明显降低,适合应用于100 Gbps SerDes中。  相似文献   

10.
应用量子理论获取导航测角中的相位参数,有望获取超越经典理论极限的定位精度.在利用量子零拍探测测量相位压缩光的相位时,本振相位与待测相位在正交的前提下得到的零拍电流受到散粒噪声的影响最小.为了保证本振相位能够时刻满足此条件,并考虑到导航系统非线性和实时性的特点,基于广义卡尔曼-布西滤波设计了零拍锁相环,对本振相位进行实时的反馈控制,进而实现对压缩光相位的实时估计.理论分析以及仿真结果表明,利用压缩光作为信号场获取相位参数时能够突破散粒噪声的限制,提高导航测角系统的定位精度,并且在最优压缩度处相位估计精度最高,最优压缩度取决于压缩光强度以及测量系统的相位稳定性.   相似文献   

11.
The experimental optimization of a 10 GHz optoelectronic oscillator (OEO) based on a 1.55 μm directly modulated distributed feedback (DFB) laser is demonstrated in this paper. The phase noise of the directly modulated laser (DML) based OEO is significantly reduced by proper selection of the laser’s bias current and by using a dispersion shifted fiber as a delay line. The phase noise performance of the DML OEO achieved after optimization is close to that of a conventional OEO constructed using a commercial DFB laser and a LiNbO 3 Mach-Zehnder modulator. The DML based OEO is most promising for future realization of a miniature OEO architecture with the components integrated on a semiconductor substrate.  相似文献   

12.
The paper describes a novel low-power CMOS voltage-controlled oscillator (VCO) with dual-band local oscillating (LO) signal outputs for 5/2. 5-GHz wireless local area network (WLAN) transceivers. The VCO is based on an on-chip symmetrical spiral inductor and a differential varactor. The 2. 5-GHz quadrature LO signals are generated using the injection-locked frequency divider (ILFD) technique. The ILFD structure is similar to the VCO structure with its wide tracking range. The design tool ASITIC was used to optimize all on-chip symmetrical inductors. The power consumption was kept low with differential LC tanks and the ILFD technique. The circuit was implemented in a 0.18-fim CMOS process. Hspice and SpectreRF simulations show the proposed circuit could generate low phase noise 5/2. 5-GHz dual band LO signals with a wide tuning range. The 2. 5-GHz LO signals are quadrature with almost no phase and amplitude errors. The circuit consumes less than 5. 3mW in the tuning range with a power supply voltage of 1  相似文献   

13.
分析了现有各种UHF频段频率调制电路的特点,设计了一种基于声表面波滤波器的868MHz频率调制电路,给出了完整电路原理图,结合EWB仿真较为详细地阐述了设计思路。该频率调制电路由主振和频率选择反馈两部分组成,主振部分采用共基极的电容三端式振荡器,避免了集电结电容的密勒效应,频率选择反馈部分串有由声面波滤波器构成的高Q值窄带滤波器,该滤波器兼有稳定中心频率的作用。这种电路具有结构简单、低本低廉、中心频率稳定、带外残留少、调试方便等特点,已成功应用于自行开发的无线话筒中。该电路既可用于FM也可用于FSK,特别适合于无线话筒、无线对讲、无线耳机、无线遥控、无线数据采集等各种中、低档无线通信设备。  相似文献   

14.
提出了一种厚膜集成式的压控石英晶体振荡器(VCXO)的设计方法,通过采用MOSFET的Miller电容取代变容二极管后,VCXO的振荡部分和调频部分可以集成在一个专用芯片中,另外再与外围电路组成厚膜式集成电路,使其体积大大减小,并从应用的角度阐明了集成电路中有关参数的选用,同时提出通过谐振器的频率-负载特性来改善压控线性度,减小相位噪声的途径与技术难点。  相似文献   

15.
于航  张林波 《应用科技》2011,(10):64-67
针对现代雷达系统以及一些精密测量仪器所需要的超宽带、微小步进、低相位噪声本振源的问题,提出了一种采用钇铁石榴石振荡器为主的锁相环内插直接数字频率合成器方案.实现了S波段2~4 GHz频率范围内微小步进频率源的研究与设计.实验表明:采用钇铁石榴石振荡器频率综合器的相位噪声与动态范围都优于采用一般压控振荡器的频率综合器.  相似文献   

16.
基于TSMC 0.18 μm工艺实现了一款适用于射频收发机的全集成小数分频频率合成器. 设计中采用了三阶MASH结构Σ-Δ调制器以消除小数杂散,为节省芯片面积使用了环形振荡器,同时在电路设计中充分考虑了各种非理想因素以提高频谱纯净度和降低芯片功耗. 仿真结果表明,该频率合成器可以在900 MHz~1.4 GHz的频率范围内产生间隔为25 kHz的输出信号. 在1.2 GHz输出时,偏离载波频率1 MHz处的相位噪声可以达到-106 dBc/Hz, 锁定时间小于10 μs.   相似文献   

17.
TRF6900在矿井移动通信系统中的应用   总被引:1,自引:2,他引:1  
超高频通信已成为矿井无线通信的主要发展方向,文中论述了工作于900MHz的FM/FSK射频收发芯片TRF6900的DDS/PLL工作原理以及本振电路的设计,介绍了由该芯片及微处理器、功率放大器、天线开关设计的矿井移动通信手机组成结构,并提供了同其它频段通信手机对比的井下试验数据。试验证明TRF6900非常适合应用于井下电池供电的移动通信系统。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号