基于FPGA的高速数据传输方案设计与实现

为解决目前信号处理系统中数据传输的瓶颈问题,设计并实现了一种基于可编程门阵列(field programma-ble gate array,FPGA)的高速实时数据传输方案.该方案借助Xilinx FPGA的ChipSync技术,稳定地完成了数据的串化/解串,以及通信链路相对延迟的精确测量和调整.同时,利用提出的数据传输同步方法一系统同步和串行低压差分信号(low-voltage differential signaling,LVDS)总线技术实现板卡间大量数据的高速传送,有效地保证了多通道传输的同步性和可靠性,并大大降低了系统互联的复杂度和系统成本.     

可实现无间断数据传输的高速光纤链路

基于PCI总线接口实现了一种用于计算机与外设进行数据传输的高速光纤数据传输链路：采用现场可编程门阵列(FPGA)负责实现整个电路的逻辑与时序控制，并能支持DMA方式下的数据收发，开发了适用于链路卡的驱动程序；在应用程序中开辟了两个缓冲区，交替与传输卡上先进先出存储器(FIFO)通信，实现了主机到外设之间高速无间断数据传输；通过改变缓冲区的大小，对此链路的传输性能进行了测试，得到本传输卡的最高链路层带宙曲480Mbit／s。     

基于FPGA的高速浮点加法器的实现

为降低设计成本、缩短设计周期、提高可移植性,设计并实现了基于CycloneIII型FPGA单精度32位浮点加法器。该加法器采用VHDL语言描述,流水线结构,符合IEEE754单精度浮点表示格式和存储格式。经过QuartusII、MATLAB和Model-SimSE进行联合仿真结果表明,系统的运行精度可以达到10-8数量级,同时该设计可参数化、可作为独立的子系统应用于其他数字信号处理领域。     

基于FPGA的高速通信接口设计

文章对AD公司的TigerSHARC DSP(TS201)的通信接口进行了简单介绍,并提出了在FPGA上设计链路口的方案.链路口能够实现高速率的数据传输,为FPGA与多个DSP的互联提供了一种更加灵活的方式.     

高速Viterbi译码器的FPGA实现

为实现无线局域网技术中的高速Viterbi译码要求，本文提出了一种基于FPGA实现的Viterbi译码器的并行结构，并从路径度量管理着手，合理组织了存储器的结构，理论研究和实验结果均表明，此种结构具有译码速度快，结构简单，易于实现的优点．     

利用FPGA实现高速芯片的冷却风扇控制

风扇是高速芯片常用的冷却手段,它们能大幅度地降低高速芯片的温度,但也会产生大量噪声。根据温度调节风扇速度能明显地降低风扇噪声,但需要首先测量高速芯片的温度。在现场可编程门阵列(FPGA)中设计一个系统管理总线(SMBus)接口,与内含温度测量和自动风扇控制的芯片进行通讯,实现高速芯片的冷却风扇控制。重点介绍了SMBus接口标准的主要内容,详细描述了具体的硬件电路,并给出了FPGA设计中的几点注意事项。     

基于iSLIP算法的高速Crossbar调度器的FPGA设计与实现

首先介绍了一种公平、有效的交叉矩阵调度算法——iSLIP算法,接着提出了基于iSLIP算法的调度器的FPGA(Field Programmable Gate Array)实现,并针对调度器的核心部件——可编程优先级编码器,介绍了4种设计方案,用Xilinx公司的Spartan—S10PC84—3FPGA芯片实现。对实现结果的数据分析表明,采用温度计编码型PPE的调度器更适用于构建高速、大容量交换网络。     

基于FPGA实现的计算机与HDTV显示器测试信号发生器

为产生满足 14种计算机并兼容 4种高清晰度电视 (HDTV)视频标准的 13种测试图案信号,研究开发了计算机与高清晰度电视显示器测试信号发生器.采用现场可编程门阵列(FPGA)完成测试图案数据存储、各种视频标准时序产生及系统控制信号产生等核心功能.利用FPGA的现场可编程功能,采用多个EPROM存储FPGA配置.采用频率发生器技术为多种视频标准提供时钟信号.实践表明,以上方法可行,且成本降低,尺寸从 15cm×21. 5cm减小到11cm×14cm.     

基于FPGA的PCIe SSD设计与实现

为满足大数据时代数据密集型应用日益增长的存储需求,设计与实现了一个高性能固态盘原型系统。该固态盘以闪存为存储介质,与主机通过PCIe接口进行通信,主控逻辑基于FPGA实现。在FPGA内部实现了PCIe接口模块、缓存控制器、闪存转换层和闪存控制器。介绍了PCIe接口、闪存转换层和闪存同步控制器等模块的设计与实现。测试结果表明,该固态盘原型系统写带宽达到2.6GB/s,读带宽达到2.93GB/s,读写IOPS(input/output operations per second)达到300 000,能够满足高带宽高吞吐率的存储需求。     

基于FPGA芯片的音乐存储与回放系统实现

采用现场可编程门阵列FPGA芯片和VHDL硬件描述语言,以及层次化的自顶向下工程设计方法,实现了一个由数控分频器和四位拨码开关控制的可进行乐谱存储及演奏存储与回放的系统,研究表明,采用FPGA实现音乐存储与回放演奏系统是可行的,为各类多媒体大容量语音芯片系统设计开辟了一条新的技术方法.     

基于高速数据传输控制的激光显示系统

文章给出了一种采用扫描振镜实现的激光动画屏幕显示系统设计方案,即计算机与嵌入式单片机相连的高速数据传输与控制系统,该系统能够快速、实时地完成动画数据传送,并通过振镜偏转角与屏幕上点的对应关系数据库的修正,很好地改善了图形失真问题;在振镜驱动控制部分,提出了位置-电流的串级控制思想,实验结果可以看出,伺服系统在避免输出功率放大级饱和的条件下,具有最短的大角度动态响应时间.     

基于FPGA的交织器的设计与实现

运用交织技术,以现场可编程门阵列(FPGA)实现DVB系统前端的交织器.具体分析了其实现原理和工作过程,并给出了仿真的交织器输出波形,最后用特定的FPGA器件来实现.     

基于FPGA的多接口路由系统设计与实现

在异构设备采集数据的过程中,为解决多种接口之间数据传输与交互的问题,设计了一种基于FPGA的多接口路由系统。给出了该系统的总体设计方案,针对不同端口间地址不匹配的问题,提出了一种基于虚拟IP地址分配方法的路由算法,并对其进行了仿真,最后在FPGA上实现了该算法。实验结果表明该系统具有不同接口之间数据路由寻址功能,能够满足不同应用场景、带有多种接口设备数据采集与传输的功能需求。     

基于FPGA的SDI接口的设计与实现

串行数字接口(Serial digital interface,SDI)是目前应用最广泛的视频接口,使用单根同轴电缆串行传输未经压缩的数字视音频信号.鉴于以往的SDI接口实现方法有成本高、灵活性低这些缺点,本文采用了一种基于FPGA的SDI接口设计与实现方法.主要阐述了SD SDI接口的设计思想,分析了接口的总体结构,并具体介绍了各个模块的功能.完成了部分主要功能模块的程序设计,并针对一种特殊数据输入情况,对编码解码模块建立仿真模型.仿真结果验证了特殊情况下数据恢复的正确性,进一步表明了一般数据输入时整体设计方案的正确性和可行性.     

基于DSP和USB的高速图像传输系统设计

在已有的图像采集系统的基础上,首先介绍了DSP与PC之间通过USBN9602接口芯片实现高速数据传输的一种方法,接着分析了固件编程、USB设备驱动程序和客户应用程序的编程方法.     

基于FPGA的SAR原始数据实时压缩系统设计与实现

文章讨论一种基于FPGA,并采用分块自适应量化(BAQ)算法的SAR原始数据实时压缩处理系统的设计方法,该设计可大大提高实时压缩处理系统的性能,降低数据率,突破卫星下传数据率的限制。BAQ模块内部采用4路并行处理的逻辑结构来计算数据块的统计特性;优化设计量化电平实时计算乘法器资源、量化比较逻辑结构;当I/Q两路采用多模块分时复用模型时,可使整个系统压缩处理能力成倍增加。通过测试表明,BAQ模块的最高运行速度可达到149 MHz,单个模块处理能力已达到1 Gbps以上,其中压缩比8/3时信号失真噪声比(SDNR)大于14 dB。     

基于CPLD和USB的高速数据采集系统的设计

介绍了CPLD和USB在基于数据采集系统的虚拟仪器的应用。通过软、硬件技术的结合，实现了对多路模拟信号的采集和多种波形的输出，充分发挥了虚拟仪器的优势。该系统利用CPLD芯片及高速、高精度的ADS8364芯片和多通道的DAC7624／25芯片，开发了高速数据采集和波形发生器系统，并使用USB接口在主机中实现数据存储与显示。     

基于FPGA的SD转换器的设计与实现

文章提出了一种采用Altera公司的Cyclone系列EP1C6F256C8FPGA芯片设计SD转换器的硬件电路的方法,并以一个加海明窗的160阶Fir低通数字滤波器进行数字信号处理,设计经软件仿真和硬件仿真,结果表明电路性能可靠,SD转换精度较高。     

一种基于FPGA的AES加解密算法设计与实现

设计了一种用于低端设备、低功耗的AES(advanced encryption standard)加解密硬件模块.混合设计加解密算法,减少了资源占用,使设备在较低的时钟频率下保持较高的性能,在20 MHz时,加解密速度仍可达128 Mbit/s.