基于FPGA的高速数据传输方案设计与实现

为解决目前信号处理系统中数据传输的瓶颈问题,设计并实现了一种基于可编程门阵列(field programma-ble gate array,FPGA)的高速实时数据传输方案.该方案借助Xilinx FPGA的ChipSync技术,稳定地完成了数据的串化/解串,以及通信链路相对延迟的精确测量和调整.同时,利用提出的数据传输同步方法一系统同步和串行低压差分信号(low-voltage differential signaling,LVDS)总线技术实现板卡间大量数据的高速传送,有效地保证了多通道传输的同步性和可靠性,并大大降低了系统互联的复杂度和系统成本.     

RS-485总线的高速串行远距离数据传输

为实现工业参数的高速远距离长线传输,应用FPGA技术,设计并实现了一种基于RS-485总线的高速串行数据传输方法。分析RS-485数据传输的影响因素,阐述系统总体结构,由时钟脉冲传输测试确定了外围接口。利用串行信号的跳变沿作为高速时钟采样检测的起点以实现位同步,采用8B/10B的链路编码方案,支持高速时钟恢复和数据帧同步,并以双绞线作为传输介质进行了数据传输实验。结果表明:系统在20Mb/s传输速率下实现了串行编码数据流沿220m双绞线电缆的高速远距离数据传输,误码率可达10-11,为现场原始数据监测提供了高效的传输方法。     

RS-485总线的高速串行远距离数据传输方法

为实现工业参数的高速远距离长线传输,应用FPGA技术,设计并实现了一种基于RS-485总线的高速串行数据传输方法。分析RS-485数据传输的影响因素,阐述系统总体结构,由时钟脉冲传输测试确定了外围接口。利用串行信号的跳变沿作为高速时钟采样检测的起点以实现位同步,采用8B/10B的链路编码方案,支持高速时钟恢复和数据帧同步,并以双绞线作为传输介质进行了数据传输实验。结果表明:系统在20Mb/s传输速率下实现了串行编码数据流沿220m双绞线电缆的高速远距离数据传输,误码率可达10-11,为现场原始数据监测提供了高效的传输方法。     

基于LVDS的高速数据传输技术实现

为实现高速数据采集系统中多路串行数据的内部传输,解决常规时钟同步所带来的时钟资源不足的问题,笔者采用异步通信方式在数据接收端设计了一种基于空间过采样的时钟数据恢复系统,通过介绍基于LVDS的高速数据传输技术,提出了基于过采样法的时钟恢复思想、原理解决方法,分析了时钟数据恢复过程,数据传输测试实验结果显示该系统可实现高速串行数据传输,为基于FPGA的高速数据传输,尤其是为多通道大数据量传输提供了可供参考的解决方案。     

一种U盘单向高速读取系统设计

为了防止计算机数据被U盘反向窃取,造成信息泄露,提出了一种基于光纤的U盘单向高速读取系统,可以实现数据的高速单向准确传输。基于Linux系统平台,采用管道技术,实现NAND FLASH接口对打包文件的数据传输。以光纤作为数据传输手段,基于FPGA设计数据编码和解码模块,通过研究曼彻斯特编码与同步传输的特性,设计了一种具有时钟线的数据编码传输方式,实现高速准确传输。采用高速USB与上位机进行通信,并利用SDRAM设计FIFO缓存方案,克服USB数据传输中的干扰。实验结果表明:FAT32、exFAT、NTFS 3种文件系统的U盘传输速度均在15 MB/s以上,文件传输的正确率可达到100%,满足U盘单向读取系统的需求。     

基于FPGA多通道通用总线数据传输系统的设计

基于FPGA技术,实现了兼容ΓOCT18977和AR INC429总线标准的多通道通用总线数据传输系统的设计,就实现不同总线标准的统一数据传输速率、数据收发同步和串并转换等问题给出了具体解决方案。该系统可以进行相互独立的8路数据接收和8路数据发送,数据传输实时、可靠。     

一种光纤通信数据传输及误码率测试方法

针对大数据量的实时、长距离、准确传输的要求,基于光纤通信、FPGA技术和Aurora协议设计了一种数据高速串行传输方案,采用格雷码计数的异步先入先出(FIFO)缓存模块和可扩展的Aurora协议标准,实现了高速数据传输和误码率的测试。仿真实验测试结果表明,采用基于Aurora协议的光纤数据传输方式,可保证光纤通信中高速数据传输信道的稳定性和时钟的同步性,实现低误码率、高可靠性的数据传输。     

基于SRIO的FPGA间数据交互系统设计与应用

基于时分长期演进(time division long term evolution,TD-LTE)射频一致性测试系统中数据交互的分析研究,为了很好地满足现场可编程门阵列(field programmable gate array,FPGA)间的大容量数据交互,设计了一种高速的嵌入式技术串行高速输入输出口(serial rapid IO,SRIO),实现2块FPGA芯片间的互连,保证在TD-LTE系统中上行和下行数据处理的独立性和交互的便捷。基于Xilinx公司的Virtex-6系列XC6VLX475T芯片,给出了SRIO接口的整体性设计方案,经过ModelSim软件仿真,确定适合项目需要的数据交互的格式类型和事务类型,对接口代码进行综合、板级验证、联机调试等,在ChipScope软件上对比分析数据传输的正确性,通过测试模块统计比较发送和接收信号的误比特率,确定了SRIO接口在高速数据传输的稳定性和可靠性,成功验证了SRIO接口在FPGA之间数据的互连互通,并将该方案作为一种新的总线技术应用于TD-LTE射频一致性测试仪系统开发中。     

基于CY7C68013A的高速遥测数据采集系统设计与实现

为解决固态存储器与地面设备连接时传输速率较慢的问题,提出一种基于CY7C68013A的高速遥测数据采集系统。系统以FPGA为控制中心接收并处理两路数据,利用低压差分信号技术(low voltage differential signaling,LVDS)发送命令并接收高速遥测数据,通过USB接口芯片CY7C68013A与地面计算机进行通信。重点研究了接口芯片CY7C68013A工作在同步SLAVE FIFO模式时,系统硬件电路设计、FPGA逻辑设计以及68013固件的设计。实现了计算机对采集系统多命令的下发,以及采集系统遥测数据的高速传输。经试验验证表明,该高速遥测数据采集系统性能稳定,数据传输可靠,无丢数现象,平均传输速率可达14 MB/s,已应用于某航天遥测数据采集系统。     

改进的载波频率相位联合估计方案及其FPGA实现

针对时分多址(TDMA)突发传输通信系统中的同步问题,提出了一种改进的载波频率和相位联合估计方案.该方案利用传统突发传输通信系统数据帧结构中用于位定时估计的训练序列,同时实现载波频率偏差、位定时偏差和载波相位估计.采用该方案,可缩短或完全去除传统的采用突发模式传输的通信系统训练序列中用于载波频率估计的部分,有效地提高时分多址系统的频谱利用率.在FPGA平台上对该方案做了硬件实现,综合结果表明其最大工作时钟频率可达70 MHz,可用于高速宽带数据传输系统.     

OFDM系统中Viterbi译码器的设计及FPGA验证

在对Viterbi译码算法进行Matlab软件仿真的基础上,综合考虑硬件开销以及电力线OFDM传输系统中FEC解码的具体要求,确定了Viterbi译码器的各个设计参数．为了提高译码性能和译码速度,提出了一种改进的回溯算法．整个设计用Verilog语言编写,采用FPGA技术,通过系统联调,验证了设计的合理性与可靠性．     

用FPGA实现FFT的研究

目的 针对高速数字信号处理的要求,给出了用现场可编程门阵列（ＦＰＧＡ）实现的快速傅里叶变换（ＦＦＴ）方案。方法 算法为按时间抽取的基４算法,采用递归结构的块浮点运算方案,蝶算过程只扩展两个符号位以适应雷达信号处理的特点,乘法器由阵列乘法器实现。     

一种TD-SCDMA中频数字接收机设计

本文介绍了一种TD-SCDMA中频数字接收机的设计,该中频接收机利用AD9238实现中频信号采样,利用FPGA实现数字下变频,并采用DSP完成后续信号处理。给出了该接收机硬件电路设计的具体方案,并对各部分硬件电路设计进行了阐述。FPGA的应用使系统灵活性增强,一些信号处理算法可移植到FPGA中实现,提高了系统的运算速度。     

分布式光纤传感中用于快速检测的软硬件设计

针对目前分布式光纤传感系统检测速度慢的缺点，利用可编程逻辑器件(FPGA)芯片为核心设计能快速检测的数据采集系统，将1次全量程检测时间从30 s甚至几分钟缩至10 s以内，使得分布式光纤传感接近实时. 分布式光纤传感技术是光纤传感中最有应用前景的技术之一，其最大的优点是能实现大范围超长距离检测.介绍布里渊和拉曼这两类分布式传感的传感原理以及其重复性、帧结构的传感数据特点. 根据该特点设计基于FPGA内部的多个先入先出（FIFO）的超长环形队列进行数据缓冲和求均算法操作，对信号进行降噪处理，并设计基于USB20协议的CY7C68013A数据传输模块将数据传输到上位机显示和存储. 结果表明，该设计解决了分布式光纤传感中因测量时间长，不能实时检测的问题，实现准实时检测，大大提高分布式光纤传感的性能，可应用于需要准实时监测和大量传感器的场合.     

基于PCIe高速通信接口的图像处理系统设计

面向图像处理数据的高速传输和快速处理需求,设计实现了基于PCIe高速通信接口的图像处理系统。在Net FPGA SUME平台的基础上,借助Riffa PCIe架构实现中央处理器(central processing unit,CPU)和现场可编程门陈列(field-programmable gate array,FPGA)高速数据传输,充分发挥PCIe总线接口高效性、灵活性、可扩展、低延迟传输性能。设计统一图像处理和管理硬件接口,支持高效实现卷积神经网络(convolutional neural network,CNN)手写字符识别的FPGA加速处理。测试表明:PCIe传输速度可以达到2. 86 GB/s; CNN手写字符识别单张图片运行时间为1. 58 ms。研究结果可有效提升图像处理系统的数据传输和处理能力。     

基于FPGA的高速网闸交换卡的设计

为了解决当前对高速物理隔离设备的需求,描述了一种采用FPGA设计的10 Gb/s交换卡硬件电路方案。该方案首次选用Xilinx V6 FPGA的高速GTX硬核收发器,选取万兆光模块SFP+,使用PCI-express2.0总线。FPGA通过PCI-express总线技术完成了数据在和主机的相连,通过光模块与internet通信。在设计PCB的时候根据信号完整性理论,在设计中通过使用蛇形线、端接电阻、磁珠、电容和铺地铜等措施以解决阻抗匹配、串扰、电磁兼容等信号完整性问题。测试结果表明,FPGA和PCIE总线成功应用于数据交换,实现的交换卡工作正常稳定。     

多通道并行TD-LTE小区搜索架构设计与FPGA实现

移动终端通过小区搜索完成与网络的接入工作.为了更快地完成时分长期演进 (time division long term evolution,TD-LTE)系统小区搜索过程,与传统数字信号处理(digital signal processing,DSP)串行模式对比,从速度和面积两方面综合考虑,提出一种基于现场可编程门阵列(field programmable gate array,FPGA)的多通道并行小区搜索架构.主要工作集中在小区搜索整体方案设计和FPGA硬件实现上,在算法上对整个小区搜索算法架构进行了改进,同时根据硬件需求,利用以时钟换取速度的思想对FPGA硬件实现架构进行了优化.采用多通道并行高速乘法器进行序列相关检测和动态门限配置的方法,大大缩短了TD-LTE小区搜索的处理时间.并以Altera的EP4SGX230KF40C2 芯片作为硬件平台进行了Modelsim功能仿真、板级验证等工作.实验结果表明,该设计方案的处理速度和数据精度均满足TD-LTE 系统测试要求,性能远优于传统的DSP架构模式,可以应用到实际工程中.     

基于Matlab的FIR滤波器设计及FPGA实现

FIR滤波器是一种被广泛应用的基本的数字信号处理部件．针对常用的软、硬件方法设计实现FIR滤波器存在的问题，提出采用Matlab的窗函数方法设计并在FPGA上高速并行实现严格线性相位FIR滤波器的方案．其可以方便地调熬滤波器的阶数和系数，适合不同场合的应用．通过编程调试结果表明，该设计是可靠的，可作为高速数字滤波器设计的较好方案．