一种基于小波变换的线性调频信号检测方法

线性调频信号(LFM)是一类应用广泛的非平稳信号.通过选取高斯线调频小波作为基函数,研究了线性调频信号的小波变换及基于小波-Radon变换的线性调频信号检测的基本方法.针对多分量LFM信号检测问题,在结合“C lean”技术的基础上,提出了基于小波-Radon变换的多分量LFM信号检测与参数估计的算法.计算机仿真实验结果验证了该算法的有效性.     

射频拉远系统中的时钟同步技术

针对射频拉远系统中基带控制部分和射频拉远单元之间的时钟漂移问题,提出了一种利用锁相环进行时钟同步的技术.该技术利用锁相环的特点,通过跟踪时钟漂移并对时钟信号进行预补偿来达到抵消时钟漂移的目的.分析了漂移的产生和影响以及补偿方案的可行性,设计并制作了集成在一块4层印刷电路板中的时钟同步模块.测试结果表明:加入时钟同步模块的时钟信号频率稳定度可达到1×10-12,较之无同步模块提高了4个数量级;对于10,km和100,km单程光纤链路,该方案能达到同样的效果.可见,采用该技术可以在较大的动态范围内补偿时钟漂移,从而提高时钟信号的频率稳定度.     

适用于4通道100 Gbps SerDes的两级架构正交12.5 GHz低功耗低抖动时钟发生器

为了缓解多通道SerDes中高频时钟信号在长距离传输中引入的噪声过大和功耗过高的问题,设计了一种应用于多通道的低功耗低抖动两级锁相环结构;同时为了进一步降低噪声性能,在第2级锁相环中设计了一种采样鉴相器。该设计将第1级LC振荡器锁相环产生的低频时钟信号（3.125 GHz）传输到各通道收发机后,将该信号作为第2级参考信号,再采用小面积的环形振荡器锁相环产生正交的高频时钟 (12.5 GHz),这种结构降低了高频时钟在片上长距离传输的距离,提高了收发机的时钟质量;此外该技术避免了使用高频缓冲器,降低了功耗。其中第2级锁相环通过无分频鉴相技术提高了第2级环振锁相环的噪声性能。该时钟发生器电路整体功耗为100 mW,第1级锁相环相位噪声拟合后为-115 dBc/Hz,第2级环形振荡器电路在1 MHz处相位噪声为-79 dBc/Hz,锁相环电路产生的时钟信号整体抖动为2.7 ps。正交时钟偏差在300 fs以内。相比传统时钟发生器,该设计性能有较大提高,功耗有明显降低,适合应用于100 Gbps SerDes中。     

一种非平稳随机信号模型的时变参数估计算法性能研究

采用递推最小二乘算法求解非平稳随机信号模型的时变参数。该方法的主要特点是计算量小，占用存贮空间少，没有矩阵求逆的问题。应用该方法的对分段线性调频信号、多个线性调频信号及非线性调频信号进行分析，比较了不同基时间函数的选取对时变参数估计的影响。     

基于延时线模型的UWB混沌调频信号测距技术的研究

提出一种新型的基于延时线模型的超宽带混沌调频信号测距技术,从理论上推导了该信号的测距克拉美-罗界,结果表明测距精度与信噪比(SNR)、调频指数以及载波中心频率成正比.仿真并分析了该技术在测距系统中和多用户干扰存在时的测距均方根误差性能,结果表明,该技术相比于一般的高斯脉冲雷达检测技术在对抗多用户干扰时有着明显的性能优势...     

线性调频信号的相位匹配去噪处理

线性调频信号被广泛应用到雷达、声纳、地震和其他探测的很多领域,目前对其应用比较广泛的获知信号存在的方法是基于相关的匹配滤波处理,但匹配滤波处理是进行信号压缩来获取最大的信噪比.采用相位匹配方法对线性调频信号进行处理,去除噪声还原信号从而获得高的信噪比,通过仿真实验证明该方法应用在受到噪声干扰的线性调频信号处理上效果很好.     

适应调频同步广播的MPEG-2再复用器PCR修正算法

 节目参考时钟（PCR）是MPEG-2系统中音视频解码的时间基准,MPEG-2解码器利用PCR时间信息控制MPEG-2视频解码、显示时间及音视频同步。PCR修正是MPEG-2再复用器设计的关键技术之一。对目前再复用器实现中的PCR修正算法及MPEG-2标准传输流中PCR进行分析研究,提出了一种新的MPEG-2再复用器PCR修正算法。采用该修正方法,可以避免再复用器在再复用过程中对MPEG-2信号进行缓冲后PCR包中标识的PCR值和解码器实际接收到PCR包时的时间值不一致情况的发生;解决了MPEG-2解码时由于不一致引起的PCR抖动和缓冲区溢出问题;使解码器可以利用该PCR信息恢复出编码端的时钟,保持编、解码器时钟同步。采用该修正算法修正的再复用器的音频信号可满足对时间要求更苛刻的调频同步音频广播的要求。     

基于FPGA的DDS调频信号发生器设计与实现

模拟调制系统中,总结起来有两种调频方法,直接调频法可以获得较大频率偏移,但频率稳定低,温漂时漂都比较大,间接调频法频率稳定高,但是电路十分复杂。针对上述传统模拟调频方法的不足,从信号调频基本原理出发进行理论推导,结合DDS技术基本工作原理进行设计,利用FPGA来实现DDS调频信号的产生。并着重介绍了DDS调频原理及电路实现过程,给出了FPGA设计的仿真和示波器测试图,整个电路硬件单元简单,稳定性好,实验结果表明该设计是有效的。     

数字通信中调频信号的解码

使用随机抽样统计来估算数学函数时需要一个良好的随机数源;在数字通信中,对于一个混有强线性调频干扰信号的数字调频信号进行解码。本文通过应用蒙特卡罗法模拟仿真来估计该解码方法的误码率。     

基于DDS技术的chirp信号产生系统

线性调频信号(chirp)是一种具有良好的脉冲压缩性能及分辨能力、较为成熟和应用最广泛的一种脉冲压缩信号。本文介绍了基于DDS技术产生线性调频信号的硬件和软件方案。实际应用结果表明所产生的chirp信号稳定性好、分辨率高、抗干扰等一系列优点,能满足工程的要求。     

统计预测法与同步数字系列基群时钟同步恢复

同步数字系列 ( SDH)指针调整给支路时钟带来了幅度很大的低频抖动 ,一般的时钟同步恢复方法 (如简单的模拟或数字锁相环 )已无法将其滤除 ,为恢复 SDH中基群时钟同步 ,提出了一种新的全数字化方法——统计预测法。该方法通过对一个统计周期内欲平滑时钟与参考时钟的差异的统计 ,在下一个周期内预测出支路时钟。从该方法的原理、抖动性能的分析以及给出的计算仿真结果和实验测试结果可知 ,该方法可以有效地平滑由于指针调整和码速调整产生的很大的相位跃变 ,恢复的时钟抖动很小 ,有很好的抖动转移特性和很大的捕捉范围 ,且不需要锁相环 ,系统便于集成 ,有利于设备的小型化。     

论时序电路的统一设计和统一分析

建立了含有时钟信号的触发器翻转方程 ,讨论了时钟信号的普遍描述 ,并在此基础上提出了同步和异步时序电路的统一设计和统一分析     

一种用于多通道10 Gbit以太网接口的CMOS 3.125 Gb/s接收器

介绍了一种单片集成的3．125 Gb／s接收器的设计,它适用于IEEE 802．3ae四通道10Gb／s以太网接口．电路采用了多相时钟结构和并行采样技术以降低电路速度要求．电荷泵采用了常跨导偏置技术以降低环路对工艺、电源电压和温度变化的敏感度．时钟数据恢复电路采用1／5速率时钟降低振荡器的设计难度,时钟恢复的同时完成1：5解串功能,降低了电路功耗．电路采用0．18μm CMOS工艺设计和仿真,总体功耗为95mW,625MHz恢复时钟的输出抖动小于75ps,电路在3．125 Gb／s的数据率和各种工艺角下工作正确．     

基于模拟退火与合并代价反标的低功耗门控时钟布线算法

传统的时钟树布线算法可以扩展应用于门控时钟,例如在自底向上的合并过程中采用最小化合并电容方式。然而,当前点的合并,会影响到上层点的门控情况变化,虽然在局部合并时是最优的,却可能恶化时钟树整体功耗。针对该问题,提出了一种零时钟扭斜门控时钟布线算法,使用上一轮时钟树的布线结果估算上述影响所造成的合并代价变化。由于算法需要多轮反复计算,因此使用模拟退火方法,在每一次循环时重建时钟树结构,通过上一轮反标的合并代价信息进行优化,评估每一轮的结果,并生成新的约束供下一轮使用。实验结果表明,与传统的Greedy-DME算法相比,该算法可以获得至多23%的功耗优化。     

分布式调试中动态向量时钟存储空间分配方法

为了解决不同进程之间异步通信时向量时钟存储问题,结合现有事件监测的方法,以及分布式软件系统调试盒监测特征,并针对向量时钟静态存储技术的不足,提出了一种动态更新存储空间的方法.实验结果表明,对监测工具的改进方案能够减轻用户调试时的负担,较大地提高分布式程序调试的效率.     

HDTV中的小数倍细频偏和采样钟偏移估计

研究了高清晰度数字电视(HDTV)中的频率同步及采样钟同步技术．对其中的小数倍频偏和采样钟偏移估计做了算法仿真分析，结合实际工程应用提出一种适用于数字视频地面广播(DVB-T)编码的正交频分复用(COFDM)调制系统的小数倍细频偏和采样钟偏移联合估计算法．并提出了相应的现场可编程门阵列(FPGA)实现方案，设计出的硬件电路经国家高清电视总体组(TEEG)的HDTV功能样机调试证明了该算法的易实现性和优良性能．     

Frequency stabilization and linewidth narrowing with modulation transfer spectroscopy

We report laser frequency stabilization with modulation transfer spectroscopy (MTS) on ⁸⁵Rb atoms. With both PZT (piezo-electric transducer) slow-loop feedback and current fastloop feedback to the laser head, we get a linewidth narrowing less than 5 kHz simultaneously. Laser injection to a laser diode and frequency beating with another polarization spectroscopy based stabilization setup are also employed to check the narrow linewidth property. With the help of the technique, a linewidth around kHz-level laser is obtained and pave the way for the locking of the lattice laser of ytterbium clock with transfer cavity technique. The setup can be used as a frequency reference for precise frequency control of atomic clock system.     

应用于连续时间∑Δ调制器的时钟抖动建模方法

提出了一种能够快速而精确地模拟时钟抖动的建模方法,可应用于连续时间Sigma-Delta调制器(continuous-time sigma-delta-modulator,CT-SDM)等系统的仿真与验证。相较于传统的基于离散时间的建模方法,所提出的一种基于连续时间的模型,可以灵活地应用于各种连续时间电路中,且可在保证精度的情况下,快速完成仿真。给出了关于时钟抖动的理论分析和该模型的数学理论推导,并通过搭建一个完整的连续时间Sigma-Delta调制器,验证了所提时钟抖动方法的正确性与可行性,仿真时间在数十秒内。     

高锁定范围半盲型过采样时钟数据恢复电路设计

采用标准0.18 μm CMOS工艺,设计了一种高锁定范围的半盲型过采样时钟数据恢复电路.该时钟数据恢复电路（Clock and Data Recovery,CDR）主要由鉴频器（Frequency detector,FD）、多路平行过采样电路、10位数模转换器（Digital To Analog Converter,DAC）、低通滤波器（Low Pass Filter,LPF）、多相位压控振荡器（Voltage Controlled Oscillator,VCO）等构成.该CDR电路采用模数混合设计方法,并提出了基于双环结构实现对采样时钟先粗调后微调的方法,并且在细调过程中提出了加权调相的方法缩短采样时间.仿真结果表明,该CDR电路能恢复1.25～4.00 Gbps之间的伪随机数据电路,锁定时间为2.1 μs,VCO输出的抖动为47.12 ps.     

新型动态屏幕菜单设计技术

该技术采用动态屏幕菜单设计的基本思想,以菜单叶结点直接寻址及菜单结点越级寻址技术为核心,集窗口显示技术、动态彩条定位和自动时钟显示于一体,并具有自扩展功能。本文以dBASEⅢPLUS实现这一动态屏幕菜单设计技术。