实非对称矩阵部分特征值问题的对称算法

本文以幂法为基础,提出各特征值互异且欲求的部分最大特征值为实的实非对称矩阵特征值问题的对称算法,并给出收敛性证明.     

一种实对称矩阵特征值的求法

运用正交相似变换将实对称矩阵约化为不可约对称三对角矩阵,依不可约对称三对角矩阵特征值的隔离性质,构造出具有分段严格单调性的等价模型,证明在每一单调区间内有且仅有一个根,并采用具有二次收敛的Newton迭代法求解.最后,给出了算法及算例.     

关于实对称带状矩阵逆特征值问题的广义Lanczos算法

针对实对称带状矩阵的逆特征值问题,提出了一种新的能适应重特征值逆问题算法-广义Lanczos算法.它是在块Lanczos算法、拟Lanczos算法的基础上的进一步扩张,通过实际计算验证,该算法简单且数值稳定.     

三阶实对称矩阵特征值与特征向量的计算机实现

提出一种通用的关于求解一般三阶实对称矩阵特征值与特征向量的快速直接计算方法。首先使用高精度缩根法求出所给矩阵的特征方程,得到了３个特征根（包括重根）。其次运用选主元与最小二乘法相结合的思想,获得了实际运用中较为理想的每个特征根所对应的全部特征向量。     

实对称矩阵特征值的估计及应用

本文给出了实对称矩阵最大与最小特征值的一种估计方法及其应用。     

实对称矩阵存在重特征值的必要条件

利用相似变换可将实对称矩阵约化为三对角矩阵且不改变其矩阵的特征值这一重要特性,由雅可比矩阵的相关性质导出了实对称矩阵是否存在重特征值的必要条件,并举例说明之。     

实正规矩阵特征值的变分特征

在实Schur分解的基础上,构造一个新特征量表示了正规矩阵特征值虚部的最大值,同时给出了所有特征值实部的变分特征。     

关于实对称矩阵束联立特征值的问题

讨论由多参数Ｓｔｕｒｍ－Ｌｉｏｕｖｉｌｌｅ问题离散得到的代数联立特征值问题。首先分析了联立谱的局部性质，然后基于Ｒａｙｌｅｉｇｈ商理论给出一种求解了，最后研究扰动理论，建立了Ｇｅｒｓｃｈｇｏｒｉｎ圆盘理论，Ｂａｕｅｒ－Ｆｉｋｅ型定理，Ｗｉｅｌａｎｄｔ－Ｈｏｆｆｍａｎ型定理，证明了联立谱的半连续性。     

关于实对称矩阵束联立特征值问题

讨论由多参数Ｓｔｕｒｍ－Ｌｉｏｕｖｉｌｅ问题离散得到的代数联立特征值问题．首先分析了联立谱的局部性质，然后基于Ｒａｙｌｅｉｇｈ商理论给出一种求解方案，最后研究扰动理论，建立了Ｇｅｒｓｃｈｇｏｒｉｎ圆盘理论、Ｂａｕｅｒ－Ｆｉｋｅ型定理、Ｗｉｅｌａｎｄｔ－Ｈｏｆｆｍａｎ型定理，证明了联立谱的半连续性     

一种实对称矩阵特征值的遗传解法

应用遗传算法,给出了实对称矩阵特征值的一种通用计算方式,这种方法能够快速稳定地求解实对称矩阵的特征值,并且使算法的稳定性大大提高。     

高速浮点FFT处理器的FPGA实现

介绍了一种基于FPGA的1024点自定义24位浮点FFT处理器的设计。采用改进的蝶形运算单元,减小了系统的硬件消耗,改善了系统的性能。采用流水的方式提高了系统的处理速度,使计算与存储器读/写等操作协调一致;浮点算法使得系统具有较高的处理精度。该设计方法可以广泛应用于高速数字信号处理领域。     

蓝牙系统中跳频算法的FPGA实现

跳频是蓝牙使用的抑制干扰的关键技术．在简要介绍扩频技术的基础上，对蓝牙系统基带部分的跳频算法进行了详细分析，并用VHDL完成该算法的硬件描述．在Xilinx ISE开发环境下完成综合及后仿真，通过蓝牙标准提供的样本数据的测试验证，最后下载到Xilinx Virtex-II器件上实现．该设计的实现可应用于蓝牙基带芯片的研发．     

基于FPGA先进加密算法(AES)的高速实现

在介绍有限域的概念及Rijndael算法结构,详细分析算法中基于GF(28)加法、乘法运算过程的基础上,详细阐述了使用FPGA高速实现运算关键部分的设计思路。针对FPGA设计中对速度与面积两项指标的不同要求,分别给出了两种方案,最后,给出本算法在FPGA实现方式下的性能指标。通过与国内外部分相关测试数据比较,该优化算法的性能比(MBps/Slice)明显优于其它设计。     

矩阵型自适应复数滤波器算法研究及核心单元FPGA设计

文中基于最小均方误差准则,推导出一种不涉及除法修改一阶复数滤波器权值的迭代算法,并以此为滤波单元,构造出有效抑制多个强单频干扰的矩阵型高阶复数滤波器,仿真表明,该复数滤波器能够自适应跟踪,并在权值迭代算法收敛后有效滤除扩频信号中的多个单频干扰.文中针对自适应滤波器硬件设计的重点部分给出了详细设计.     

基于CORDIC算法的FPGA实现

在介绍传统的直接数字频率合成(DDS)技术和坐标旋转数字计算机(CORDIC)算法原理的基础上,就如何选择CORDIC算法的参数进行分析,并给出了推导过程。设计了一种基于高速并行流水线结构CORDIC算法的正弦信号发生器,在QuartusⅡ和Modelsim平台上综合和仿真表明,时钟频率可达205 MHz,误差在10-5数量级。给出了FPGA设计的具体过程,软件仿真结果和硬件应用结果。     

基于FPGA的正交匹配追踪算法的硬件实现

针对压缩感知重构算法中的正交匹配追踪(OMP)算法,设计了一种基于FPGA的OMP算法的硬体结构.在矩阵分解部分采用了修正的Cholesky分解方法规避开方运算,以减小计算延迟.在Quartus II开发环境下对该设计进行了RTL级描述,用Modelism进行了相应的功能仿真;针对Altera系列Cyclone III Ep3c120F780C7进行综合,并完成时序仿真.仿真结果验证了设计的正确性,在单精度条件下,设计的最高工作频率可达31.28MHz,占用的资源为9874个LE.     

基于iSLIP算法的高速Crossbar调度器的FPGA设计与实现

首先介绍了一种公平、有效的交叉矩阵调度算法——iSLIP算法,接着提出了基于iSLIP算法的调度器的FPGA(Field Programmable Gate Array)实现,并针对调度器的核心部件——可编程优先级编码器,介绍了4种设计方案,用Xilinx公司的Spartan—S10PC84—3FPGA芯片实现。对实现结果的数据分析表明,采用温度计编码型PPE的调度器更适用于构建高速、大容量交换网络。     

3 bit块自适应量化算法的FPGA实现

用现场可编程门阵列(FPGA)对合成孔径雷达(SAR)原始数据进行压缩能降低数据压缩时间,增加雷达分辨力.针对分块自适应量化(BAQ)算法的理论基础以及数字信号处理器(DSP)与FPGA各自的结构特点,提出了用FPGA实现BAQ压缩,并介绍了具体实现过程.试验结果表明,用FPGA实现BAQ压缩速度快,电路结构简单,压缩后的信号保真度高,因此用专用集成电路对SAR原始数据进行压缩将是改善数据压缩速率的有效手段.     

LZW算法的优化及其在FPGA上的实现

针对目前在高速数据采集系统的大容量存储和无损传输过程中,存在硬件难以有效进行数据处理而软件实时性不足的缺点,采用并优化了LZW数据压缩算法,并将该算法在FPGA上进行了实现。在分析LZW基本算法的基础上,给出了3个方面的优化计算方法,并进行了仿真验证。实验结果表明:优化后的LZW算法有效的提高了数据压缩的执行速度和压缩效果,验证了设计的正确性,提高了存储和传输效率。     

基于FPGA的高速PCI采集卡设计

提出一种基于FPGA的高速PCI采集卡的设计方案,详细介绍了系统的硬件和软件结构,分析了FP-GA内部各个模块的功能和原理,并着重描述了PCI接口模块IP核的设计.通过将数据采集的控制模块和PCI接口模块集成在FPGA内部,加上采用双口RAM技术,实现了数据高速采集、传输和存储.该系统集成度高、设计灵活、电路简洁、可扩展性好、抗干扰能力强,适用于航空综合检测设备和智能仪器等高速数据采集场合.