频率分辨率改进型数控振荡器的设计

设计了一个应用于四频带全球移动通信系统(GSM)收发机的频率分辨率改进型数控振荡器.提出了一种新型串联开关变容管模型并进行理论分析,将其应用在振荡器的精确调谐电容阵列中,验证了其对频率分辨率增强的性能.设计采用90 nm互补金属氧化物半导体工艺,当谐振在3.1 GHz时,数字加抖前的频率分辨率达到1.6 kHz,距中心频率20 MHz处的相位噪声为-152 dBc/Hz,功耗8.16 mW.仿真表明,该频率分辨率改进型数控振荡器满足四频带GSM收发机的要求,适于应用在全数字锁相环中.     

新型CMOS数控振荡器

提出了一种新型ＣＭＯＳ数控振荡器的设计．该振荡器由一个结构简单的电流控制振荡器和一组可数控的电流源电路构成,电路结构简单,非常适合作为ＡＳＩＣ单元电路使用,既可单独作为数控振荡器使用,也可用作为数字锁相环中的一个部件．计算机电路模拟结果表明,新型ＣＭＯＳ数控振荡器具有较高的自激振荡频率、较宽的频率变化范围及较高的频率控制精度等特性,在计算机接口电路中有着良好的应用前景．     

全数字锁相环中宽带数控振荡器设计

在TSMC 65nm工艺下设计了一个调谐范围为3～5GHz、用于全数字锁相环的宽带数控LC振荡器.该振荡器的电容阵列分成粗调、中调和细调三个阵列,其中粗调为MIM开关电容,中调和细调采用数控人造介质(DiCAD)实现.测试结果表明:当中心频率为3GHz和5GHz时,频偏1MHz处相位噪声分别为-123dBc/Hz和-116dBc/Hz,功耗分别为12mA和5mA.     

应用于全数字锁相环的3.44～5.25GHz,FOM值为182dBc/Hz的低功耗数控振荡器设计

设计了一个应用于全数字锁相环的宽带电感电容数控振荡器(DCO).通过设计粗调谐电容阵列、中等调谐电容阵列和精细调谐电容阵列,实现了宽的调谐范围.采用NMOS和PMOS互补型交叉耦合电路,实现了低功耗、高优值(FOM)的振荡器.设计采用TSMC 0.13μm CMOS工艺,电源电压为1.2V.测试结果表明,DCO的调谐范围达到3.44～5.25GHz,调谐百分比为41.7%.在4.06GHz频率处,振荡器电路在1MHz频偏处的相位噪声为-117.6 dBc/Hz.在调谐范围内,设计的DCO电路在1 MHz频偏处的FOM值为182～185.5dBc/Hz.功耗为1.44～3.6mW.     

有限状态机的VHDL设计

介绍了用VHDL的有限状态机设计方法,该设计不需要进行复杂的状态化简、状态分配、状态编码,输出和激励函数,也不需要画原理图,通过EDA工具就可以完成所有的工作,同时以一个波形发生器的实例设计,说明了设计的特点和优越性,通过仿真波形验证了设计的正确性,实现了基于VHDL的有限状态机现代数字系统设计。     

有限状态机的设计与优化

在数字系统中,状态机的设计对系统的可靠性、稳定性具有决定性的作用,因此,基于超高速集成电路硬件的有限状态机的设计和优化是完成数字系统设计的重要环节.状态机通常分为米勒型和摩尔型,给出状态机的超高速集成电路硬件描述,讨论状态机的速度优化,并提出一种容错设计方法.     

基于VHDL的有限状态机设计

以同步模4可逆计数器的VHDL语言设计为例,介绍了VHDL和有限状态机的特点以及基于VHDL的有限状态机设计的方法和过程。     

基于有限状态机的呼叫中心平台设计

文章介绍了一种面向社区服务的呼叫中心平台,其核心模块是基于有限状态机设计而成,加入动作码的设计,具有流程控制简明清晰、运行平台稳定可靠的特点。在此基础上,给出了有限状态机的定义以及其在呼叫中心平台中的具体实现,设计一个VoiceXML解析器,并对队列管理器的工作原理以及VoiceXML的相关技术进行了分析介绍。     

有限状态机在嵌入式软件中的应用

简述了有限状态机的基本概念和传统理论,提出了利用有限状态机进行程序设计的基本思想,并结合实际应用给出了在大型复杂软件中的一种实现方法。     

基于时间有限状态自动机的事件重建推理算法

应用时间Mealy型有限状态自动机(TMM)模型进行系统建模及计算机证据的形式化.针对单路推理算法推理时随着搜索路径的延长造成推理效率下降的问题,利用证据的时间先后关系以及推理路径数量发散特性,提出一种双路双向事件重建推理算法以提高推理效率.在8个时间MeaIy有限状态自动机模型上进行了推理验证,实验结果表明该算法推理效率得到了提高.     

基于时间有限状态自动机的事件重建推理算法

应用时间Mealy型有限状态自动机(TMM)模型进行系统建模及计算机证据的形式化。针对单路推理算法推理时随着搜索路径的延长造成推理效率下降的问题,利用证据的时间先后关系以及推理路径数量发散特性,提出一种双路双向事件重建推理算法以提高推理效率。在8个时间Mealy有限状态自动机模型上进行了推理验证,实验结果表明该算法推理效率得到了提高。     

一种基于状态机的总线桥设计

随着半导体工艺技术的飞速发展,系统芯片SOC正逐渐成为集成电路设计中的主流发展趋势,基于IP重用的设计方法是提高SOC设计效率的有效途径。SOC设计通常采用层次化片上总线的体系结构,不同的IP集成在不同类型的总线上。为了实现SOC中集成在不同总线上的IP之间进行有效通信,可以采用设计总线桥的方法。文章提出了一种基于状态机的总线桥设计方法,设计结果通过了RTL功能验证。     

基于有限状态机的汉语数字语音端点检测

研究了数字语音短时能量和过零率特点,提出了基于有限状态机的端点检测新算法．该算法经实验测试,不仅检测的正确率高,而且系统的响应速度快,符合语音识别的实时性要求．     

有限状态机的无刷直流电机系统仿真分析

根据混杂系统建模思想,提出了一种采用有限状态机理论对无刷直流电机系统仿真分析的新方法.这种方法根据无刷直流电机主要控制电力开关管的导通和关断顺序以及开关管导通和关断时间的特点,将它的控制回路划分为不同的工作状态,并将这些工作状态组合成一个具体的有限状态机来实现.采用广泛使用的Simulink/Stateflow为仿真工具来实现对无刷直流电机的控制回路仿真.通过对三相无刷直流电机控制系统的仿真分析,论证了这种方法的正确性和有效性.     

基于协议分析状态机的入侵检测系统

协议分析状态机是提高协议分析正确性的重要保证。将其应用于入侵检测系统是一个新的研究应用方向。协议的形式化描述工具有穷状态自动机、通信有限状态自动机。在此基础上重点讨论了使用协议状态机分析入侵事件的相关算法及流程，设计了基于协议分析状态机的入侵检测系统的总体框架，提出了该状态机的面向对象的模型，使该系统具有良好的可扩展性和通用性。测试结果验证了这一思想的正确性和有效性。     

非确定部分有限状态机的一种新的一致性关系及其测试

在系统实际测试过程中,发现非确定部分有限状态机的模型可以方便地描述和刻画许多系统的逻辑行为.但在这种模型下,状态机并非完全接受所有的输入序列,且在某些输入序列上会产生不确定的输出序列,所以,经典的完全确定有限状态机的一致性定义,即被测实现和协议规范等价,不适用于非确定部分有限状态机.本文引入了一种新的一致性定义,并在非确定部分有限状态机下,给出了该一致性定义下完备的测试序列生成方法.     

一种基于状态融合的协议状态机推断方法

针对现有协议状态机推断方法忽视协议系统输入输出报文之间的内在关系,导致自动化程度较低等问题,提出一种基于状态融合的协议状态机推断方法。首先采集会话样本,将会话过程的输入输出报文序列抽象为符号序列;然后采用扩展前缀树转换器(EPTT)构建初始状态机,通过各状态对相同输入符号序列的状态转换和输出响应评判其相似度,依据相似度的高低搜寻候选状态对并尝试对其融合,同时有针对性地构造测试用例以验证此次融合的正确性。上述流程反复执行,直到没有可融合的状态。结果表明,该方法自动化程度较高,推断出的结果与真实协议状态机高度吻合。     

一种基于FPGA精确位同步的设计与实现

详细介绍了如何在FPGA中利用VHDL语言实现数字锁相环,以便从位流数据中恢复出位时钟,以保证数据的正确解调。     

基于分层有限状态自动机的一致性测试生成

为了进行分层有限状态自动机(HFSM)的一致性测试生成,提出了基于HFSM的状态同步序列算法和状态验证序列算法,并在此基础上提出了基于HFSM的一致性测试生成方法.以组播监听者发现(MLD)协议为例说明了该方法的应用.该方法虽然比传统的转化为有限状态自动机(FSM)描述再进行一致性测试生成的方法在适用性上有所降低,但是仍然能够满足大多数通信系统测试的需求,并且由于该方法利用了HFSM的分层特性,因此该方法生成的测试序列长度较短,执行的效率也较高.