多FPGA系统在SoC验证中的应用

片上系统（SoC）是一个前沿的科研方向,随着其理论和技术的逐步成熟与完善,验证是一个非常重要的部分。实现一个实用的SoC,一般先要进行FPGA（现场可编程门阵列）验证。多片FPGA验证还处于起步阶段,其验证方法和工具有很大的研究和发展空间,本文给出了实用的多FPGA验证平台的结构,提出了涉及到的关键技术问题以及解决方案。     

可编程顶点处理器FPGA验证平台的设计与实现

为了对一个面向移动设备的可编程顶点处理器进行功能验证和性能评估,设计了一个基于片上可编程系统(system on programmable chip,SoPC)的FPGA验证平台.在该平台上,采用软硬件协同验证的方法,成功地运行了多个顶点处理器程序.实验结果表明,该平台可以有效地验证可编程顶点处理器的功能,而且适用于3D图形处理器中其他模块的FPGA验证.     

基于JTAG和FPGA的嵌入式SOC验证系统设计与实现

文章设计采用FPGA、NIOSⅡ软核以及定制的JTAG逻辑,构建了一种通用的FPGA嵌入式验证平台,成功地完成了国产某型DSP芯片的验证与测试.此验证系统首次建立了从PC到验证目标系统的完整的数据链路,解决了SOC验证系统的可重用性和验证数据发送、传输、采集的实时性、准确性及可测性问题.     

LCD定标器芯片设计的FPGA验证方案研究

介绍了LCD定标器的总体结构和工作原理,以及应用Xilinx公司的Virtex-Ⅱ系列FPGA进行LCD定标器芯片功能验证的方案．该方案使LCD定标器芯片和其他外部模块组成一个完整的工作系统,能对芯片的预期功能进行全面系统的验证,从而尽早地发现前期设计中存在的问题,以便及时修改RTL级代码来确保芯片的设计功能完全正确,达到预期设计目标．验证结果表明,提出的方案正确可行,良好地完成了验证定标器设计功能的任务．     

基于FPGA的高分辨率图像处理硬件设计

嵌入式高分辨率图像处理系统以FPGA作为核心处理器件，根据系统的要求在片外设计了LVDS接口的高分辨率相机图像采集电路、LVDS接口的平板液晶驱动电路。基于SDRAM和SRAM两种片外存储器设计了系统的图像缓存部分，缓存框架采用乒乓缓存的形式，两组缓存交替存储图像。此外还设计了触摸屏、SD卡、相机控制等接口。     

基于FPGA的IP仿真验证平台

IP（集成电路知识产权芯核）的仿真和硬件验证是IP开发中不可缺少的环节．文中基于FPGA（现场可编程门阵列）开发了一个IP仿真验证平台,并使用PCI（外部设备互连）总线来测试IP．用户只要将自已设计的IP插入所开发的仿真验证平台,就可以方便地对IP进行测试．文中还对所设计的平台进行了软件仿真,以验证其功能,并在载有Xilinx Spartan-3 600E FPGA的PCI插卡上进行上板调试．结果表明,所建立的基于FPGA的IP仿真验证平台可以对IP进行有效的仿真和验证,并具有良好的稳定性和实用价值．     

基于FPGA的高速数据采集系统

介绍一种基于高性能FPGA的高速数据采集系统,探讨了高速数据采集、存储和传输的技术难点。该系统采用双通道A／D进行采样,每通道采样频率高达250MHz,使用高性能FPGA芯片进行通道控制、数据处理和接13＇设计,具有功能强大的前端调理电路,可以选择匹配阻抗和耦合方式、具有增益自动调整功能,满足大范围信号的测量要。具有PXI接口,可方便组成测试系统。     

CPU系统级验证平台的研究与实现

随着CPU设计尺寸和设计复杂度的不断增加，功能验证已经成为整个设计过程中的严重瓶颈，文章回顾了系统级验证的一些技术，针对我们设计的64位CPU系统级验证，设计了CPU系统级自动化验证平台．实用表明，该平台简化了验证流程，提高了验证效率．     

基于原型验证系统的自稳定算法形式化验证

介绍了分布式系统的自稳定性以及原型验证系统(PVS),阐述了从形式化角度验证系统性质的方法.使用PVS对分布式系统及系统中的自稳定算法进行形式化描述和建模,并成功地证明了系统的自稳定性.同时,通过机械化的验证和分析结果,可以得出形式化证明的优势.     

多片FPGA自动加载系统的设计

介绍了一种基于SRAM技术的FPGA可编程逻辑器件的编程方法,能在系统复位或上电时自动对器件编程,有效地解决了基于SRAM的FPGA器件掉电易失性问题,针对当前系统规模的日益增大,本文提出了一种用单片机对多片FPGA自动加载配置的解决方案.1硬件原理nCONFIG输出器件复位脚CONFIG_DON     

基于SRIO的FPGA间数据交互系统设计与应用

基于时分长期演进(time division long term evolution,TD-LTE)射频一致性测试系统中数据交互的分析研究,为了很好地满足现场可编程门阵列(field programmable gate array,FPGA)间的大容量数据交互,设计了一种高速的嵌入式技术串行高速输入输出口(serial rapid IO,SRIO),实现2块FPGA芯片间的互连,保证在TD-LTE系统中上行和下行数据处理的独立性和交互的便捷。基于Xilinx公司的Virtex-6系列XC6VLX475T芯片,给出了SRIO接口的整体性设计方案,经过ModelSim软件仿真,确定适合项目需要的数据交互的格式类型和事务类型,对接口代码进行综合、板级验证、联机调试等,在ChipScope软件上对比分析数据传输的正确性,通过测试模块统计比较发送和接收信号的误比特率,确定了SRIO接口在高速数据传输的稳定性和可靠性,成功验证了SRIO接口在FPGA之间数据的互连互通,并将该方案作为一种新的总线技术应用于TD-LTE射频一致性测试仪系统开发中。     

基于PXI总线的数字量IO卡设计

为满足航空航天贮箱试验的要求,在传统设备的基础上设计了一种可用于收发422电平和对±2.5 V PCM编解码的数字量IO卡。通过研究PXI总线规范,提出了一种PXI总线接口实现方案。完成了功能电路设计,并着重介绍了±2.5 VPCM编码和解码电路的设计思想。针对硬件平台的特点,增设了板卡的热插拔功能。还重点介绍了WDM驱动程序的设计方法和步骤。详细描述了PCI9054目标传输模式的读写时序。经试验验证,该数字量IO卡达到了预定的设计目标,具有一定的实用性和推广价值。     

基于GPRS移动网络的群控超分散无线LED系统

针对当前LED群显系统中，尚未解决的超远程的、超分散的、超大信息量的LED群控问题，提出一套新的解决方案——利用基于GPRS网络进行超远程群控超分散LED显示系统，描述了系统的设计方案．解决了超远程、超分散的LED控制问题，最后对系统的特性以及应用前景进行了讨论．     

与文本无关的复合策略说话人辨识系统

为获得较高的说话人辨识正确率，同时减小辨识系统的时空开销，提出了一种复合策略的辨识系统。采用长时平均频谱作为粗识的特征，定义了相应的辨识判别准则。建立ｍｅｌ－倒谱特征的高斯混合模型（ＧＭＭ）进行第二步辨识。给出了ＧＭＭ求解算法的一种简便推导，着重研究了判别阈值，预加重系数，ＧＭＭ阶次，训练语音长度及辨识语音长度对系统辨识性能的影响。     

基于NOMA系统的上行链路功率分配

为解决用户速率化前提下的能效优化问题,针对非正交多址接入(NOMA)系统上行链路,提出了基于Dinkelbach算法的最佳功率分配方案.仿真结果显示:当给定用户发射功率最大限值为15 dBm时,系统的能效提升了38 bit·J^-1·Hz^-1.     

基于FLARToolkit的多标识增强现实系统的实现

针对传统增强现实系统采取单个标识识别影响其在PC端开发效率的问题.选择新兴的基于Flash的跟踪类库FLARToolkit,结合3D引擎Papervision 3D,开发实现了具有多个模板标识的增强现实系统原型,附上了底层代码和系统结果,并针对其中的光学畸变问题采用棋盘法进行改善,成功将摄像头标定误差降低到0.093.提高增强现实系统的稳定性的同时,也为进一步开发提供了良好的基础.     

一种基于SAGE的高性能PIM的解决策略

针对主处理器和存储处理器之间运行速度存在差距,为了减少运行时间和充分利用PIM结构的优越性,按照这两种不同处理器的特点,提出了使用语句分析分组估算（SAGE）系统来实现PIM高速性的一种新策略．在该策略里,源程序被分割成块,同时为主处理器和存储处理器生成一个可用的运行调度机制,这个调度机制具有低的时间复杂度,并给出了新策略的同步机制．实验和结果充分论证了所提出策略的有效性．     

基于全微分法的平面尺寸链求解

以微分学原理对平面尺寸链进行求解,简化了分析和计算过程,同时考虑了常被忽略的角度误差,提高了计算的精确性和合理性,给出了相应较为简洁的计算公式,并讨论了公差带的分布,方便了工艺人员的工艺工装设计.     

辐射易敏SRAM型FPGA在导航卫星中的适用性实验研究

利用兰州重离子加速器提供的86Kr离子束流开展了百万门SRAM型FPGA的单粒子效应实验研究.获得了该器件配置存储器和片内Block RAM的重离子翻转截面,给出了与国外同类实验结果显著差异的原因分析,证实了该器件对单粒子效应的极端敏感性;对三模冗余、动态刷新等容错机制的有效性进行了动态测试,结果表明采用的组合加固措施能显著降低系统的功能错误截面,基本消除了配置存储器额外引入的敏感性,达到了与同类专用集成电路接近的抗辐射水平;结合导航任务特点和实验结果,对SRAM型FPGA在导航卫星上的适用性进行了分析,提出了将加固设计与自主完好性监测相结合的应用思路.