基于FPGA数字钟的设计与实现

伴随着集成电路(IC)技术的发展,电子设计自动化(EDA)逐渐成为重要的设计手段,经广泛应用于模拟与数字电路系统等许多领域.本设计给出了多功能数字钟自顶向下(TOP)的设计思想和实现方案,采用结构描述风格,依据功能将系统分为五个模块组成:分频模块:控制模块、计数器模块、闹铃模块、显示模块,并用Verilog HDL实现各个功能模块,图形输入法生成顶层模块.最后在EDA工具MAX PLUS II下进行仿真,验证数字钟FPGA设计的正确性和实用性.     

基于FPGA的液晶驱动智能片上系统设计

基于FPGA的液晶驱动智能片上系统的设计方法.SOPC系统以FPGA为核心控制器,在Altera公司CycloneⅢ系列芯片EP3C25F324C8Z上,以SOPC Builder为设计环境,搭建了NiosⅡ嵌入式处理器及相应的外围驱动电路;利用FPGA丰富的逻辑资源及结合按各个功能分块的模块化设计思想,设计了SDRAM模块、FLASH模块、VGA模块、PLL模块等IP软核,并将多个模块组建到一片FPGA芯片上,实现了640×480液晶显示驱动控制.经过调试验证了基于FPGA硬件设计的正确性、可行性.     

基于FPGA的模糊PID控制在智能化温室中的仿真研究

采用VHDL语言编程,以FPGA为硬件载体、Quartus II软件为开发工具,采用自上而下的模块化设计思想,将模糊PID控制根据功能进行模块划分、模块设计,并利用软件自带的仿真功能对设计进行功能仿真和时序仿真。该控制算法的FPGA实现提高了控制的可靠性,加强了模块的通用性,减少了系统硬件开发周期,降低了设计开发成本。在智能化温室中采用基于FPGA的模糊PID控制可以提高控制系统的稳定性和可靠性。     

全频段多系统全球导航卫星系统数据采集系统的设计与实现

基于FPGA设计实现了一种全频段多系统全球导航卫星系统(global navigation sattellite system,GNSS)数据采集系统。该系统由宽带天线、宽带射频前端、A/D转换模块、下变频模块、滤波器模块、数据存储模块等构成,可以实现四大导航系统的全频段覆盖,具有并行数据采集通道多、采样速率高、可灵活配置等特点,能够满足全频段多系统软件接收机的各种处理需求。对GALILEO在轨卫星实际数据的测试结果验证了数据采集系统的正确性。该数据采集系统可用于GNSS全频模拟信号源的验证以及在轨导航卫星信号的质量监测。     

基于FPGA的DES/3DES加密算法高速实现的研究

本文给出了基于FPGA的DES/3DES加密算法高速实现方法,设计中都采用了全流水线的方式来实现,大大的提高了系统的工作频率,模块用硬件描述语言Verilog实现,经过功能仿真,得到正确结果,最终下载到FPGA芯片中,验证结果。     

DES算法在VoIP系统中的嵌入式设计与实现

针对目前VoIP信息加密不足,介绍了在VoIP终端设备中植入基于DES算法的加解密模块的整体设计。论文分析了硬件实现加解密的优势,设计了加密模块的顶层结构及各个模块,重点介绍了加密算法各个子模块的设计,并用ModelSim对子模块进行了功能验证和仿真,最终在FPGA中嵌入式实现了加解密算法。仿真和实测表明,算法的实现占用的FPGA资源少,速度快,性能稳定。在终端实现对语音的加解密,必将因为其更好的安全性广泛的应用于VoIP系统中。     

QAM调制系统的FPGA设计与仿真

提出了基于FPGA的QAM调制系统的设计方案。设计了调制系统的各个子模块并进行了分析,利用QuartusⅡ软件进行了仿真实现并与理论值进行了比较,验证了系统的可行性。     

基于FPGA的ARINC429总线IP核的设计与实现

为使计算机与ARINC429总线设备之间的数据通信更加方便,同时最大可能地降低设计成本.设计了ARINC429总线协议IP核,协议处理模块功能可以由可编程逻辑器件FPGA通过逻辑设计来实现,从而将总线的协议处理模块均集成于FPGA芯片上.在开发总线协议IP核时采用功能模块化方法,将逻辑设计划分为数据协议处理模块、缓冲模块、定时模块等部分.最后通过仿真验证,结果表明429总线协议IP核能够实现多通道数据的收发,逻辑设计符合ARINC429总线的数据传输要求,且满足特定场合的应用.     

基于FPGA的高速IDEA加密芯片电路结构设计

采用FPGA实现了高速IDEA加密算法。通过分析IDEA加密算法流程和密钥扩展方式,将整个芯片的电路结构划分成功能各不相同子模块,分别设计并予以实现,最后将各个功能模块组合成完整的电路。在设计运算模块时加入了流水线技术,以增加吞吐量,提高速率。最后在FPGA测试并实现。     

水下声学调制解调器动态可重构数字系统设计与实现

提出一种动态可重构的水下声学调制解调器数字系统, 此系统将调制、解调模块定义为可重构模块, 根据水下声学信道的检测结果, 动态调整其调制解调方式和数据率, 以提供低误码率、低能耗的通信。在Xilinx XUPV5 FPGA开发板上完成数字系统的实现与软硬件协同验证, 结果表明功能正确, 数字系统可以动态配置为2FSK和2PSK模式。与传统FPGA实现方法相比, 动态可重构的设计方法提高了算法设计的灵活性, 节约了数字系统硬件实现的资源。