基于FPGA的数据报文分类的研究

随着Intemet规模的不断扩大和应用技术的不断进步,越来越多的业务需要对数据包进行实时快速的分类。可编程片上系统（SOPC）的设计是一个崭新的且富有生机的嵌入式系统设计。文中通过阐述可编程逻辑器件特点及其发展趋势的基础上,探讨了基于嵌入式处理器内核和Xilinx FPGA的SOPC软硬件设计技术,介绍了基于Internet的可重配置逻辑（IRL）技术并提出了设计实现方法。     

基于FPGA的MQ算术解码器的设计与实现

分析了JPEG2000中的MQ算术解码算法,在进行算法优化的基础上,提出了一种基于4级流水线的高性能MQ解码器结构,在Quartus Ⅰ开发环境下对设计进行RTL级描述,用Modelsim进行了相应的功能仿真;针对Altera系列FPGA Cyclone Ⅱ EP2C35F484C8进行综合,并完成时序仿真.实验结果表明:该设计的最高工作频率可达37.64 MHz,占资源为557个LE,在利用有限资源的情况下可大幅度提高其速度.     

FPGA被动并行配置控制器的研究与实现

为了快速方便地配置FPGA,文章提出了使用Flash存储FPGA的配置数据,再由CPLD控制Flash将存储的数据采用并行方式下载到FPGA的方法.由于Flash掉电后数据不会丢失,这样就解决了FPGA掉电易失的问题.该文给出了具体的硬件电路和软件模块的编程思路,通过仿真测试表明本设计的可行性.     

一种基于FPGA+ARM的高速电力谐波检测仪硬件的设计与实现

介绍了一种结合FPGA硬逻辑的高速数据处理能力和ARM的高效数字功能扩展能力,实现实时高速电力谐波检测的FPGA+ARM硬件新构架.这种新架构采用复用逻辑及流水线技术在FleA上实现了A/D采样控制、加窗、FFT及模平方等运算.采用uClinux为操作平台在ARM处理器完成对FPGA的现场配置、数据通信处理及人机交互接口等功能.实际应用表明,这种架构可较好地解决电力谐波检测中的实时性与精确度的矛盾.     

基于FPGA的信号发生器的设计

本文结合工程实际,介绍一种基于FPGA的信号发生器的软硬升实现方案。利用FPGA接口灵活、编程简单的特点,采用Altera的飓风系列cyclone可编程门阵列芯片和AD公司的AD7847（D／A转换器）,实现了信号发生器的设计,并针对工程设计容易出现的问题,给出了解决的思路。     

基于FPGA的铁路语音记录系统的设计与实现

针对现有的铁路语音记录系统缓充池容量小、存储时间短的现状,采用FPGA器件构造双缓冲池,改进了传统语音存储在线缓冲技术.实验结果表明,本研究所设计的基于FPGA的铁路语音记录系统较以往类似的语音记录系统在存储容量上有很大提高,在线播放功能较传统的单缓冲池语音记录系统也有很大改善.     

基于FPGA的汉字点阵显示系统设计

利用可编程逻辑器件设计了一个16×16的LED点阵显示系统,通过设计VHDL程序从EEPROM(AT28C64)中取出相应的汉字代码,经过FPGA处理后,送给LED点阵显示,在相应电路控制下,能够变换不同的汉字。具有广泛的应用价值。     

基于FPGA的SD转换器的设计与实现

文章提出了一种采用Altera公司的Cyclone系列EP1C6F256C8FPGA芯片设计SD转换器的硬件电路的方法,并以一个加海明窗的160阶Fir低通数字滤波器进行数字信号处理,设计经软件仿真和硬件仿真,结果表明电路性能可靠,SD转换精度较高。     

基于FPGA的PCIe SSD设计与实现

为满足大数据时代数据密集型应用日益增长的存储需求,设计与实现了一个高性能固态盘原型系统。该固态盘以闪存为存储介质,与主机通过PCIe接口进行通信,主控逻辑基于FPGA实现。在FPGA内部实现了PCIe接口模块、缓存控制器、闪存转换层和闪存控制器。介绍了PCIe接口、闪存转换层和闪存同步控制器等模块的设计与实现。测试结果表明,该固态盘原型系统写带宽达到2.6GB/s,读带宽达到2.93GB/s,读写IOPS(input/output operations per second)达到300 000,能够满足高带宽高吞吐率的存储需求。     

利用FPGA实现DSP功能扩展实验

采用FPGA作DSP的协处理器可以充分发挥DSP器件在数据处理方面的优势,大幅提升系统性能,增强整个系统的处理及控制能力,为许多复杂的应用场合提供快速、低成本的解决方案。该文从数据空间扩展实现、单中断信号线响应多路中断方法、时序转换等方面来阐述利用FPGA数字逻辑实现DSP功能扩展的过程。文中提出的FPGA作为协处理器扩展DSP功能的方法,不但具有教学参考价值,而且具有工程指导意义。     

基于DSP和FPGA摆线齿轮测量仪数据采集系统的设计

由于摆线齿轮在减速机方面应用比较广泛,它的几何精度直接影响着减速机的性能,对此采用极坐标法测量原理,设计了基于DSP和FPGA的摆线齿轮测量仪的数据采集系统,实现了对摆线齿轮的齿廓进行高效率、连续自动跟踪测量.系统要求采集两路光栅信号,一路模拟信号,以位置模式控制电机的运动,采用USB通讯的方式和上位机进行通讯.随着大规模可编程器件的发展,采用DSP+FPGA结构的信号处理系统显示出其优越性.     

基于FPGA的数字式秒表设计

介绍了在Max plusⅡ的EDA软件平台上,一种基于FPGA的数字式秒表的设计方法,给出了顶层电路图和各模块的设计。通过编辑、编译和器件编程,将编程器文件以在线配置方式下载到ISP实验板的EPF10K10LC84-4器件中,经实际电路测试验证,达到了预期的设计要求,显示结果正确无误。     

采用DSP+FPGA的三轴运动控制器设计

为了满足开放式数控系统的需求,设计了一种基于TMS320F28335浮点型数字信号处理器(DSP)和EP2C8F256C6现场可编程门阵列(FPGA)的通用三轴运动控制器.详细介绍该运动控制器的整体结构、硬件电路设计、插补算法、FPGA各分模块的构成及实现,并给出了相关设计的软件结构框图.该控制器具有结构简单、通用性强、模块化高等特点,能够很好地满足运动控制系统的实时性和精确性.     

基于FPGA的振动主动控制系统的设计与实现

该文以悬臂梁为研究对象,论述了利用可编程逻辑门阵列(FPGA)实现的振动主动控制系统.构建了振动主动控制物理实验系统,通过辨识得到被控系统的数学模型;并采用线性二次型Gauss(LQG)控制算法设计了控制律.讨论了控制器的硬件FPGA实现,并给出了相应的软件流程.实验结果表明:整个设计从物理实验系统的构建,到系统模型的建立,再到控制律的设计,控制器的硬件实现都是正确有效的.整个振动主动控制系统可以有效地抑制外扰引起的振动,能达到实时控制的要求.     

高速数字图像采集显示系统的设计与研究

为满足实时显示高速数字图像的需求,分析了Camera Link接口技术和VGA(Video Graphics Array)接口协议的标准.根据VGA接口具有多种显示模式,设计了以FPGA(Field Programmable Gate Array)为核心处理器的数字图像采集显示方案.FPGA通过Camera Link接...     

基于FPGA+DSP的CCD实时图像采集处理系统

应用DSP处理器,设计了一个基于FPGA的实时图像处理系统,通过对此系统的分析表明,用FPGA与高速数字信号处理算法的结合,可以实现系统对图像进行实时处理的要求.     

低复杂度多功能自适应数字频率计设计

利用高速运放和比较器实现输入弱小信号的放大及整形,采用FPGA完成对输入信号的精确频率测量.测量范围为1Hz~100MHz,内部分成5个量程,可根据输入信号频率不同自动进行量程切换,并支持对方波的占空比及双通道同源方波时间间隔测量等功能.FPGA测量结果经MCS-51单片机处理后送至LCD完成显示,测量相对误差不大于10-4,可用于各类低成本数字测量仪器研发.     

DSP FPGA的DBF基带系统设计

数字波束合成(DBF)数据基带系统设计中,为了实现实时数据传输和处理功能,需要合理利用各种现代电子开发工具.DSP实现数据运算方便,而FPGA则可以达到较高速度,利用二者各自优势,在DSP中,首先进行波达方向估计,并用直接矩阵求逆算法计算权值;而在FPGA中,则完成输入数据的缓存和加权求和,从而实现系统功能.实验结果表明,该方法可以实现波达方向估计,权值求解,加权求和功能,并满足实时性要求.     

基于FPGA的DDS信号源设计与实现

利用DDS和FPGA技术设计一种信号发生器.介绍了该信号发生器的工作原理、设计思路及实现方法.在FPGA器件上实现了基于DDS技术的信号源,并可通过键盘控制其输出波形的各种参数,频率可控范围为100 Hz～10 MHz,频率调节步进为100 Hz,频率转换时间为25 ns.