基于FPGA和CPCI总线的电力系统交流采样板的设计

根据FPGA和CPCI总线的特点,介绍了一种基于FPGA和CPCI总线的电力系统交流采样板的设计.应用高性能8路同步采样AD芯片AD7606进行数据采集,FPGA进行数据处理,简化了上层软件的运算量及底层电路布线的难度,采用CPCI总线进行并行传输,提高了系统的实时性.该设计为实现交流量采集提供了一套可靠的解决方案.     

基于FPGA的嵌入式开发

在计算机与电子技术领域,FPGA技术发展很快,已经广泛应用于航天、通信、医疗等各个领域.本文在介绍FPGA的处理器内核的基础上,主要针对FPGA的开发流程进行介绍.     

FPGA设计验证中的软硬件协同仿真测试方法

在FPGA设计验证中通常采用软件仿真的手段验证功能的正确性,有时也会配合采用硬件仿真手段,但软件仿真和硬件仿真分别存在仿真过程耗时长和可监测性差的不足,难以很好地满足FPGA验证工作的需求.针对FPGA验证工作中软件仿真和硬件仿真的局限性,通过对软仿、硬仿及软硬协同3种仿真手段进行比较,提出软硬件协同仿真的基本原理及技术手段.在软硬件协同仿真平台上分别对某基带FPGA软件和某采集控制FPGA软件进行实例验证,并与采用纯软件仿真的结果进行比较.结果表明:相对算法复杂度较高的某基带FPGA软件,纯软件仿真所耗时间为软硬件协同仿真的10倍;相对控制复杂度较高的某采集控制FPGA软件,纯软件仿真所耗时间为软硬件协同仿真的30倍.实验结果证明了该软硬件协同仿真技术的可行性和高效性.     

基于DSP和FPGA的UART系统设计

基于DSP和FPGA的异步串口UART的工作原理和软、硬件设计.采用DSP作为处理器,将UART的核心功能嵌入到PFGA内部,并利用DSP的EDMA功能完成FPGA内部FIFO和DSP内部RAM中乒乓缓冲器之间的数据传输.使用VHDL硬件描述语言对PFGA进行编程,并在Quartus Ⅱ 7.2中完成了时序仿真,最后在Altera的CYCLONE系列FPGA上下载实现,验证了用FPGA实现串口通信的可行性.     

带DLL反馈的延迟内插法TDC在FPGA上的实现

本文设计了在FPGA上实现的一款带全数字的延时锁定环(DLL)反馈的TDC电路,该TDC采用了延迟内插法延迟链结构.解决了利用FPGA配置电路对FPGA内部开关参数进行高低温(-55~125℃)测试的问题.延迟链选择的是FPGA中快速进位链,在0.18μm工艺FPGA上,分辨率在25℃下能达到167ps.与另外一种在反熔丝结构FPGA上实现的TDC相比,分辨率在0℃,25℃,50℃分别提高了16.8%,16.5%,16.7%.在相同温度下,分辨率的变化基本保持一致,但反熔丝FPGA上的TDC需要对编码链进行反复的调整,而本文的TDC通过DLL锁定就可以完成对延迟链的调整,大大减小了开发和设计的时间和成本.     

一种改进的用于FPGA快速部分配置的电路结构

设计了一种可以对现场可编程逻辑阵列(FPGA)内部编程点单元进行快速和局部配置的集成电路结构.主要特点是:在采用指令集方式的32位数据总线结构上增设局部配置控制寄存器和地址译码逻辑,可以实现FPGA的快速局部配置;针对Xilinx Virtex系列FPGA中存在的"内存一致性"问题,提出了有效的解决方案.与Xilinx Virtex器件只能以帧为单位对内部编程点进行配置相比,该结构可以对FPGA内部任意一个编程点进行单独配置,具有更强的灵活性.     

基于PMSM混沌系统的保密视频通信系统的FPGA设计与实现

提出了一种基于永磁同步电机(PMSM)混沌系统和FPGA技术实现视频数据保密通信的方法.采用Verilog HDL语言对PMSM混沌系统进行FPGA电路设计与实现,得到的FPGA硬件实现结果与数值仿真结果一致.在此基础上,进一步对一种基于该混沌系统和反馈型驱动响应式同步混沌保密通信制式的保密视频通信系统进行分析研究.实际FPGA硬件实验结果证明了该保密视频通信系统的安全性和可行性.     

FPGA评估系统

介绍了自主开发的FPGA结构评估系统.该系统采用与结构无关的算法,对各种工业及学术上的FPGA结构进行抽象建模,并给出功耗、面积及时延的评估报告.采用该系统,能够对现有的FPGA结构进行分析,最终提出结构的改进方向.     

基于FPGA的SPI接口Flash控制器设计及其在存储配置数据中的应用

针对现场可编程门阵列(FPGA)丰富的逻辑资源及产生精确时序的能力,给出一种基于FPGA的SPI控制器的设计方法.可方便地对SPI flash进行读写、擦除等操作,从而能快速、准确地存储数据.在SPI控制器设计过程中使用Modelsim进行仿真验证,并用VHDL硬件描述语言进行编程,下载到FPGA开发板上进行测试,对SPI接口flash进行操作,证明了系统设计方法的正确性和可靠性,该方法对flash存储控制系统的设计具有普遍适用性,实现了对以FPGA为控制核心的系统数据长时间存储.     

基于Xscale与FPGA的微小型飞行器控制系统的硬件设计

以微小型飞行器为控制对象,设计了一种基于Xscale FPGA的双芯片微小型数字控制系统.该系统用基于Xscale架构的微处理器处理导航算法和控制算法,用FPGA处理外部信号核心.选择嵌入式Linux作为软件平台,完成了Bootloader设计、嵌入式Linux的裁减和主要器件FPGA的驱动设计.针对FPGA所需处理的信号,设计了用于A/D采样的硬件电路,采用硬件描述语言对电路模块进行了软件设计.实验测试结果表明,该系统具有较高的集成度和较好的实时性.     

利用FPGA和USB总线的视频图像的采集与处理系统设计

构建了以FPGA为核心芯片的高速图像采集与处理系统,图形采集频率可达13.5 MHz. 在该系统中,采用了视频A/D芯片SAA7111A将电视信号转换成数字信号,并由FPGA作为控制器将数字信号存入SRAM中,以便进行处理,提取有用数据;系统还采用了EZUSB2131Q芯片来进行处理后的数据与PC机的传输.     

分布式光纤振动传感信号数据采集系统设计

 针对大型周界安防预警系统,提出了一种分布式光纤振动传感信号采集系统设计,主要基于ARM+FPGA的嵌入式平台实现。根据分布式光纤振动传感信号的特点,数据采集系统以FPGA为主控制器,实现了脉冲波和连续波的双通道并行信号采集。FPGA接收ARM传送控制命令,采集硬件信号控制采样芯片AD9430和AD9203转换的数字信号,并将采集到的数据暂存于利用FPGA的IP核生成的FIFO缓存中,等待传送给ARM处理器。ARM处理器主要负责提供前端FPGA采集的各种参数并接收FPGA发送过来的数据。该数据采集系统中,ARM处理器和现场可编程门阵列FPGA的互联接口的设计是关键,主要是在内核层设计FPGA设备驱动,利用ARM的外部总线接口完成数据的传输。将数据采集系统应用于光纤监控预警安防系统,可以检测到脉冲波和连续波信号,提高系统实时性,为分布式光纤安防预警系统的研究提供了基础。     

基于FPGA 的1553B 总线的接口设计

针对传统应用飞机内部时分指令/ 响应型多路串行数据总线(MIL-STD-1553B: Military Standard 1553 Bus)需要大量外围芯片的问题, 在研究MIL-STD-1553 总线协议的基础上, 实现一种以现场可编程逻辑器件(FPGA:Field Programmable Gate Array)为核心的1553B 接口模块。综合分析了FPGA 控制1553B 总线的原理和过程,
给出了FPGA 控制通用串行总线(USB: Universal Serial Bus)的实现方法。采用变压器耦合的方式, 通过HI-1567转换器, 将信号送入FPGA 中, 利用FPGA 内部丰富的逻辑资源完成对总线数据的采集、编解码以及与PC(Personal Computer)机的通信, 并将FPGA 接收到的数据信息显示在PC 机上。实验结果表明, 该设计方案完
成了总线数据的发送和接收, 实现了总线数据的正确传输, 不但减少了大量的外围电路, 而且提高了系统的可靠性和实时性。     

基于FPGA+DSP的高速数据采集系统设计

介绍了1种基于FPGA和DSP的高速数据采集系统的设计和实现,其FPGA采用Altera公司ACEX 1K系列的EPIK5OTC144_3器件,DSP芯片采用TI公司TMS320系列的TMS320C6713器件.该系统将A/D采样的数据送往FPGA,经过FPGA预处理后送到DSP,最终通过USB接口送到主控台,其系统的数据采集的实时速度最高可达到100 MB/s,适用于大部分的高速数据采集场合.     

基于USB总线的多功能车辆总线网卡设计与实现

对多功能车辆总线（MVB）网卡的结构进行分析,运用VHDL语言实现FPGA中的逻辑设计,使用USB总线实现PC机与FPGA之间的高速数据传输,从而实现PC机与MVB网卡的通信.介绍了USB接口部分的硬件电路设计、FPGA的软件设计以及上位机的软件设计.目前,本设计方案已成功应用于某地铁列车通信控制系统.     

基于FPGA和PCI总线的数据采集卡设计

本文提出一种基于FPGA和PCI总线的数据采集卡的实现方法。该采集卡VXFPGA为控制核心进行多通道数据采集,并通过PCI总线进行数据传输,有效地解决了数据传输和处理的实时性。本文主要阐述该采集卡的系统设计原理及FPGA各个模块的逻辑功能实现。     

ADSP-TS101高速全双工Link收发器FPGA设计

提出并实现了一种基于ADI Tiger SHARC101 Link协议的高速通信收发器TPGA设计方案,能同时在接口时钟的上升沿和下降沿收发数据,进而实现FPGA与DSP、以及FPGA片间的无缝连接.经ISE综合与布局布线验证,整个系统仅占用452个Slice,最高工作频率超过300 MHz,数据传输率可达4.8 Gb/s.     

视频图像采集及网络传输系统的设计

为满足特殊行业对高分辨率视频监控的需求,设计一种基于FPGA(Field Programmable Gate Array)的视频图像采集及网络传输系统.采用IIC (Intel-Integrated Circuit)协议,利用FPGA实现对图像传感器寄存器的配置,图像传感器输出分辨率为1024×768、帧率为8 Hz、...     

基于FPGA的高速数据传输方案设计与实现

为解决目前信号处理系统中数据传输的瓶颈问题,设计并实现了一种基于可编程门阵列(field programmable gate array,FPGA)的高速实时数据传输方案。该方案借助Xilinx FPGA的ChipSync技术,稳定地完成了数据的串化/解串,以及通信链路相对延迟的精确测量和调整。同时,利用提出的数据传输同步方法-系统同步和串行低压差分信号(low-voltage differential signaling,LVDS)总线技术实现板卡间大量数据的高速传送,有效地保证了多通道传输的同步性和可靠性,并大大降低了系统互联的复杂度和系统成本。     

3 bit块自适应量化算法的FPGA实现

用现场可编程门阵列(FPGA)对合成孔径雷达(SAR)原始数据进行压缩能降低数据压缩时间,增加雷达分辨力.针对分块自适应量化(BAQ)算法的理论基础以及数字信号处理器(DSP)与FPGA各自的结构特点,提出了用FPGA实现BAQ压缩,并介绍了具体实现过程.试验结果表明,用FPGA实现BAQ压缩速度快,电路结构简单,压缩后的信号保真度高,因此用专用集成电路对SAR原始数据进行压缩将是改善数据压缩速率的有效手段.