NIM5喷泉钟冷却光注入系统的设计和调校

针对NIM5喷泉钟(111)物理布局对冷却光的斜入射角度要求,提出了一体化冷却光注入设计,将偏振、功率和光束特性控制功能集成到冷却光注入系统.根据系统要求,提出相应指标的调校方法.在保证光功率稳定性优于97%的条件下,实现了光利用率大于86%,垂直度小于0.3',光斑均匀性波动小于4%,准直性(光束直径离散)小于3%.较好地满足了NIM5喷泉钟要求.     

高精度（10^-15）可搬运铷原子喷泉钟的研制

原子喷泉钟是目前世界上最准的运行原子钟,主要包括铯喷泉钟和铷喷泉钟两种.中国科学院上海光学精密机械研究所于2003年开始开展了可搬运小型喷泉铷钟样机的研制,它的主要特点是：以铷原子做工作介质、损耗低、信噪比高、冷原子碰撞频移低;通过折叠光路设计,其对激光的功率要求降低2/3,系统更加紧凑稳定,更加有利于喷泉钟的工程化.该原子钟已经获得了微波跃迁的Ramsey干涉条纹,其信噪比约100,并实现了闭环锁定,1s的稳定度为8×10？13,4×104s稳定度优于6×10？15.目前正在进行误差的评估工作及系统的改进,近期将进行项目验收,预期总的频率不确定度优于4×10？15.     

铟离子5s21S0-5s5p3P0参考用跃迁频率的精密测量

报道了建立铟单离子(¹¹⁵In⁺)光频标实验系统的实验进展。单个离子囚禁在Paul-Straubel型离子阱中,利用激光边带冷却技术将其冷却至最低振动能态。为了探测和测量铟离子参考用跃迁5s²¹S₀-5s5p³P₀的频率,使用一台Hz量级超窄线宽激光作为探测激光,用以获得量子跳跃信号。用一台以商用铯原子钟为基准的飞秒光频梳作为测量工具,对其频率进行了20次的精密测量,相对不确定度为5.0×10^-14。     

射频拉远系统中的时钟同步技术

针对射频拉远系统中基带控制部分和射频拉远单元之间的时钟漂移问题,提出了一种利用锁相环进行时钟同步的技术.该技术利用锁相环的特点,通过跟踪时钟漂移并对时钟信号进行预补偿来达到抵消时钟漂移的目的.分析了漂移的产生和影响以及补偿方案的可行性,设计并制作了集成在一块4层印刷电路板中的时钟同步模块.测试结果表明:加入时钟同步模块的时钟信号频率稳定度可达到1×10-12,较之无同步模块提高了4个数量级;对于10,km和100,km单程光纤链路,该方案能达到同样的效果.可见,采用该技术可以在较大的动态范围内补偿时钟漂移,从而提高时钟信号的频率稳定度.     

时钟——程序控制器的设计

文中介绍了用８０３１单片机构成的时钟－程序控制器的设计与制作。该控制器具有时钟显示、校准功能，并能实现五种定时控制，系统结构简单，编程方便。     

时钟—程序控制器的设计

本文介绍了一种用8031单片机构成的时钟一程序控制器的设计与制作。该控制器具有时钟显示、校准功能，并能实现五路定时控制。系统结构简单，编程方便。     

一种具有新型时钟产生器的无源超高频RFID标签

给出一种符合ISO/IEC 18000-6B协议的超低功耗的无源超高频RFID标签.为了能够给标签数字基带处理提供准确的时钟,使用了一种超低功耗、自校正的时钟产生器,产生的时钟在-50℃～120℃或者0.7～1.6 V 电源电压的范围内,偏差小于4%.此自校正时钟模块的功耗在0.7 V的电源电压下仅为364 nW.一个...     

时钟同步状态图

时钟同步问题是分布式系统中的核心技术之一. 研究了在异步通信网络环境中,采用连续的时间戳通信模型,并利用时钟精度差概念实现系统中各个计算机之间的时钟同步. 为有效评估系统中时钟同步的状态,提出了采用时钟精度差作为权值来构造时钟同步状态图,为时钟的研究提供了一个新思路,提高了时钟同步系统的精度.     

时钟电路的电磁兼容研究与设计

时钟电路是数字电路的重要组成部分,其电磁兼容设计是一个复杂的问题.在分析脉冲频谱特性的基础上,研究了时钟电路的电磁干扰问题,提出了时钟电路电磁兼容设计的基本方法.     

分布式计算系统中逻辑时钟的研究

主要论述了逻辑时钟在调试分布式系统领域的应用。首先讨论了逻辑时钟方法及逻辑时钟的修改算法 ,然后介绍了自行研制的分布式 S4系统中逻辑时钟监控器模块的实现方法。     

基于人工鱼群优化LS-SVM的卫星钟差预报

针对导航卫星短期钟差预报精度不高的问题,提出了一种基于人工鱼群(AFSA)优化最小二乘支持向量机(LS-SVM)的卫星钟差预报方法。利用人工鱼群算法较强的全局寻优能力优化LS-SVM模型的惩罚参数和核宽度参数,避免人为选择参数的盲目性,提高了LS-SVM的泛化能力和预报精度。选取IGS产品中4颗典型卫星的钟差数据,分别采用人工鱼群优化LS-SVM模型、神经网络模型和灰色系统模型进行短期钟差预报,计算结果表明:人工鱼群优化LS-SVM模型的预报精度优于其它2种模型,尤其是在铷钟方面,预报误差在0.5 ns内,运行时间在5 min内。     

风速对海上观光塔喷泉的影响试验与分析

介绍了海上观光塔喷泉的试验内容与方法,阐述了风速对喷泉效果的影响,分析了测试结果,指出海面风速在3m/s及以下时,对喷泉各层水型的影响较小,偏差均小于25%;海面风速大于4m/s时,对1、2、3、4层的喷泉水型影响较大,对5、6层的喷泉水型影响较小。     

时钟校准过程中的组合钟差预报模型

时间同步技术在分布式系统中应用广泛,时钟校准是时间同步的前提。针对时间校准过程中所需的时间信号可能出现传递失效等问题,在时间校准过程中引入钟差预报技术。同时为提高钟差预报模型的预报精度,提出一种GM-BP神经网络的钟差预报组合模型,首先利用已测钟差数据建立多个不同维数的GM(1,1)钟差预报模型,并对某时段的钟差进行预报,发挥多个不同GM(1,1)模型的优点;然后利用训练好的BP神经网络对预报结果进行非线性组合,最终的预报结果为BP神经网络非线性组合后的钟差。利用衰减器模拟对流层散射信道,设计对流层散射单向时钟校准试验,利用试验过程中实测的钟差数据进行组合模型精度验证。仿真结果表明,组合模型较单一预报模型,预报误差更加平稳,精度上提高53%~95%。     

Incremental Placement-Based Clock Network Minimization Methodology

Power is the major challenge threatening the progress of very large scale integration （VLSI） technology development. In ultra-deep submicron VLSI designs, clock network size must be minimized to reduce power consumption, power supply noise, and the number of clock buffers which are vulnerable to process variations. Traditional design methodologies usually let the clock router independently undertake the clock network minimization. Since clock routing is based on register locations, register placement actually strongly influences the clock network size. This paper describes a clock network design methodology that optimizes register placement. For a given cell placement result, incremental modifications are performed based on the clock skew specifications by moving registers toward preferred locations that may reduce the clock network size. At the same time, the side-effects to logic cell placement, such as signal net wirelength and critical path delay, are controlled. Test results on benchmark circuits show that the methodology can considerably reduce clock network size with limited impact on signal net wirelength and critical path delay.     

同步数字集成电路设计中的时钟树分析

时钟树的设计是同步数字集成电路设计中的一个重要部分,对系统的性能和可靠性有很大影响．文中介绍了同步数字系统的组成和时钟偏移的定义,提出了一种时钟树结构的设计方法,基于该方法用布局布线工具Astro对一个8051芯片进行了自动时钟树分析和指定结构的时钟树分析．结果表明,用文中方法设计时钟树结构能得到比自动时钟树分析更好的效果．文中还给出了设计中门控时钟问题的解决方法。     

多芯片组件中时钟线无时延偏差的改进四通孔(v4R)算法

由于多芯片组件(MCM)布线中所使用的四通孔(v4R)算法在时钟线网布线中不考虑其无时延偏差的特殊布线要求，会使同步功能失控。针对这一缺陷，对MCM的时钟布线提出了一种新的方法。通过引入MMM(Method of Meansand Medians)方法，使得自动布线结果中，时钟源点到各作用单元的时延相等，从而改进了v4R算法。     

一种EPC Gen2 RFID标签时钟校准方法（英文）

设计了一种对Gen2 RFID标签的振荡器产生的时钟信号进行校准的方法,以解决以下问题：因受到工艺偏差的影响,EPC Gen2 RFID标签的振荡器的时钟频率可能与设计时的标称值有偏差,导致标签不能满足协议的要求,或导致标签功耗过大性能下降.该方法设计了时钟校准命令的前导信号,命令代码和命令参数;并给出了读写器使用时钟...     

FPGA的可靠时钟设计方案

对于现场可编程门阵列(FPGA)常见的6种时钟设计,根据建立时间和保持时间的要求,按照同步设计原则,分别给出可靠的时钟设计方案.利用这些方案来设计FPGA的时钟,可以更容易完成FPGA的项目设计,使得FPGA系统更稳定、更可靠.     

夹板式钟表部件的结构可靠性研究

研究了引信工程中广泛应用的夹板式钟表部件的可靠性问题，给出了其受轴向载荷作用时的结构可靠性分析设计理论，建立了构件单元的强度可靠性模型、协调单元的刚度可靠性模型和部件的结构可靠性模型，并以某夹板式钟表部件为例进行了分析计算。研究结果具有普遍意义和重要应用价值     

基于DS理论的网络时钟同步算法

目前的NTP(Network Time Protocol)时钟同步算法已不能满足许多新兴网络对时钟同步精度的要求.为此,提出一种基于DS(Dempster/Shafer)理论的NTP时钟同步改进算法.在分析目前NTP时钟同步算法不足的基础上,将DS理论引进到传统的NTP时钟同步中,建立一种改进的NTP时钟同步算法并进行...