合成孔径雷达回波信号实时生成算法的FPGA实现

本文着眼于高分辨率SAR模拟器的FPGA实现的算法研究,充分利用现代VLSI设计中的流水线技术与并行阵列技术以及超大规模集成电路FPGA的优良性能和丰富资源,在时间上采用同步流水结构、空间上采用并行阵列形式,将速度和容量问题统一为数据的高速生成问题,给出了SAR回波数学模型和硬件实现框图。     

实时视频SDRAM控制器的FPGA设计与实现

描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存; SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。     

实时视频SDRAM控制器的FPGA设计与实现

描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存;SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。     

鱼眼图像实时预处理系统的FPGA实现

本文设计了一种具有流水线结构的实时图像预处理系统,该系统以FPGA为处理器,实现了图像滤波、色彩插值与白平衡等图像预处理算法;针对算法中构造的窗口模板存在数据不完整的问题,本文采用镜相优化的方法输出完整的3x3矩阵.在整体系统的设计中,引入时间流水和数据流水的思想,通过采用异步时钟FIFO构造流水线的方法,克服了各算法模块间因级联所产生的时序问题,保证了图像数据传输的稳定性和系统的实时性.通过调试和验证,本文设计的图像处理系统能够较好地完成图像的预处理.     

基于FPGA的实时多通道DMA系统设计

介绍了一种基于FPGA的实时多通道DMA系统的设计,该系统的核心是基于FPGA的DMA控制器IP核.分析了整个系统的工作原理和实现方法,并给出了该IP核的Linux驱动实现方法及实现后的测试性能结果.     

基于FPGA的系统频率的设计与实现

文章首先介绍了实数在计算机中的表示与存储,并分析了单精度浮点数乘法运算的步骤,接着重点阐述了在FPGA中提高系统时钟频率的算法设计以及实现.最后在设计中应该注意的问题作了小结.     

基于FPGA的高速视频实时边缘检测算法设计与实现

针对运动目标追踪中对高速视频实时边缘检测的需要,设计了一个基于FPGA的视频实时边缘检测系统,并利用FPGA和Verilog语言实现.结果表明,该系统完成一次Sobel边缘检测运算时间只需要5个时钟周期,视频信息处理速度达到152MB/s,能够实时、快速和准确地输出视频图像边缘信息.     

实时图像小波无损压缩系统的FPGA实现

将Altera公司的DE2多媒体开发平台与Terasic公司的D5M数码相机开发套件相结合,设计了一套基于小波无损压缩的实时图像处理系统。系统采用便于可编程逻辑器件灵活实现的二维整数5/3提升小波变换实现压缩。为保证图像的无损压缩,对边界数据进行对称周期延拓处理。并针对实时处理过程中的大容量数据流的存储问题,应用片外存储资源保存采集和处理过程中的图像数据,有效地降低了片上存储资源的消耗。测试结果表明:系统满足实时图像采集、预处理及无损压缩的要求。     

实验用FPGA运动控制原型系统的设计与实现

根据当前FPGA市场快速繁荣发展及其工业应用迅速普及的需求,设计了一种实验用基于FPGA的三轴运动控制原型系统。该系统采用Altera的cyclone IVE系列芯片,使用Verilog HDL语言,在DE2—115FPGA开发板上实现电机起停控制、电机正反转控制、调速控制、PWM产生、LCD显示等模块的功能,有助于学生掌握FPGA的设计与开发,并可作为运动控制实验课程的参考。     

基于FPGA的视频叠加系统的设计与实现

本文设计针对装备观瞄系统中的视频信息的叠加,主要是接收上位机传来的瞄准十字线参数和目标位置信息,利用FPGA实现在视频图像中叠加用与瞄准的高精度可控,能实时根据背景灰度值自动调整自身灰度值的十字线和目标参数,而且系统中叠加到视频图像上的瞄准十字线可以单像素移动,实时改变自身灰度值以形成反差,更有利于观察瞄准,这是以往视频叠加系统做不到的。作为一种新型的视频叠加技术,它具有灵活性强、体积小、功耗低等特点。     

多源遥感图像融合平台的设计与实现

介绍了图像融合的框架层次结构,以及像素层、特征层和决策层3层图像融合的方法及其相互关系。分析了图像融合平台的设计与实现方法,选择基于DS证据理论和模糊Kohonen神经网络聚类算法,进行了适当改进,并加以验证。结果表明,模糊Kohonen神经网络聚类算法的聚类精度和聚类速度都要优于传统算法。     

遥感图像处理与展示平台的设计与实现

遥感图像具有数据来源多、处理算法复杂、应用领域广等特点,一个合适的算法测试与展示平台对于技术研究和工程应用都有重要意义.在工程项目研发中,针对一些常用的遥感图像和处理算法,采用面向服务的架构,设计和实现了一个可伸缩的处理与展示平台,可以实现多源遥感数据的管理与查询,方便的测试算法并展示结果.实际应用中,图像处理者只要专注于算法的设计和实现即可,其他任务都可以交给平台去做.此外,该平台也可以根据具体应用改造成专用系统,节省大量的重复劳动.     

基于Android平台的图像增强算法

针对传统图像增强算法存在的不足, 提出一种基于Android平台的图像增强算法. 首先,采用同态滤波对图像进行预处理, 并用小波变换分解图像; 然后对图像进行对比度拉伸和亮度增强, 消除图像中的噪声等; 再采用小波变换重构图像各分量, 得到增强后的图像; 最后在Android平台上实现图像增强算法, 并用仿真实验测试其性能. 仿真结果表明, 该算法解决了传统图像增强算法的不足, 得到了较理想的主观视觉效果, 加快了图像增强的速度, 可满足图像增强的实时性要求.     

基于ARM+FPGA异构平台的目标检测加速模块设计与实现

为解决基于深度学习目标检测模型规模大、在边缘设备上难以部署的问题, 以YOLO目标检测模型为例, 设计实现基于ARM+FPGA异构平台的目标检测加速模块。该系统使用剪枝、量化后的压缩模型, 在FPGA实现神经网络前向推理加速, 在ARM中实现加速器调度。实验结果表明, 部署至Xilinx ZCU102开发板上, 该模块在200 MHz工作频率下, 平均计算性能达到425.8 GOP/s, 推理压缩模型速度达到30.3 fps, 模块功耗为3.56 W, 证明该加速模块具备可配置性。     

基于FPGA的高速FFT处理器的设计与实现

针对高速实时信号处理的要求,提出了4096点快速傅立叶变换（FFT）处理器在现场可编程门阵列（FPGA）中的设计与实现方法。该方法采用了按频率抽取（DIF）基4算法和6级流水线结构,每级均采用FIFO存储器实现延迟功能,和四路转接器一起共同完成序列的码位抽取。为了避免数据溢出,采用块浮点结构来表示数据,节省了器件资源。实验结果表明,该方法在保证运算精度和实现复杂度的同时,提高了处理器的数据时钟频率和处理速度。     

基于FPGA的贝尔图像插值算法实现

设计了一个基于贝尔模板的图像重构算法。该插值算法根据R、G、B各分量梯度相关性,通过G分量的梯度信息估计出其他分量的梯度信息,进而求得其他分量的值,得到全彩图像。并且将该算法在FPGA平台上进行了验证。将CMOS采集回来的分辨率为1 280×1 024,每秒25帧的贝尔图像经过插值、提帧,通过DVI接口输出或存入存储器中。实验表明该算法实现的重构图像质量很高,其PSNR达到37 dB。     

VGA显示的FPGA设计与实现

VGA（video graphics array）是一种标准的显示接口.根据VGA接口的原理,提出了用FP-GA（field-programmable gate array）控制VGA接口的方法,通过设计LPM-ROM（library parameterized modules read only memery）及相应的控制模式来实现图片的显示以及控制.设计完成了FPGA控制CRT（cathode ray tube）显示器显示彩色BMP（bitmap）图片,并实现了图片在屏幕的平铺,放大以及满屏显示,任意位置显示以及移动的效果.结果表明,本设计方法正确,扩展性好,便于修改.     

Bayer格式图像压缩方法及FPGA实现

单片CCD或CMOS传感器数字相机采用CFA获得彩色图像信息。在分析Bayer格式图像特殊性的基础上,讨论了Bayer图像的几种压缩方法,提出了用色度空间和频域误差等多种方法评价压缩算法性能的方法,这些方法较全面地反映了算法的性能差异并为合理选择提供了依据。最后,提出了一种算法的FPGA实现方案,经验证其性能满足设计要求。     

反馈式数字AGC的FPGA优化实现

新的全数字式反馈自动增益控制（ AGC)算法,采用硬件描述语言VHDL进行FPGA实现, MODELSIM仿真测试实验结果表明,该新方案实现简单、速度快,具有更小的资源占用、更快的收敛速度,有效地解决了无线通信系统中各种因素（距离、信道衰减、电磁干扰等)所造成的数字信号传输问题,具有良好的工业应用前景。     

全数字式前馈AGC设计与FPGA实现

为了解决抗干扰导航接收机中数字干扰对消结果的动态范围过大问题,提出一种新的全数字式前馈自动增益控制(AGC)算法.研究了算法中各个参数的设置方法,并指出现场可编程门阵列(FPGA)实现技巧.仿真实验结果表明,对于不同有效位数的输入数据,只需经过一步增益调节就可使输出达到期望的取值范围;而实现时对增益控制因子精度的选择,将影响AGC输出信号的平均幅度.