一种改进的用于FPGA的快速数字锁相环电路设计

设计了一种可以用于FPGA的数字锁相环的集成电路结构.传统的快速逼近设计方法因仅采用单层次的设计架构,会面临延迟单元数目与精度的矛盾,从而需要消耗大量的逻辑资源及面积.新设计创新性地采用多层次延迟链的结构,分粗、细、微调3级逐次进行延迟补偿.近似于采用多位数(这里相当于3位八进制)代替单一位数来代表延迟大小,与传统的单层次数字锁相环技术相比大大地减少了延迟链数目及设计面积,仅相当于同样工艺和设计要求下传统数字锁相环技术延迟单元数目的1/10,及面积的1/2.该结构可实现20~200 MHz频率范围并且设计精度可达到100 ps.     

用FPGA实现高频时钟的分频和多路输出

FPGA(现场可编程逻辑门阵列)内部集成了四个全数字片内延时锁定环电路(Delay—Locked Loop，编写为DLL)，利用它能够实现对芯片输入时钟的零延时输出和时钟倍频，分频以及镜像操作等多种控制功能。本就是用DLL的功能来实现对64MHz的高频时钟的分频和多路输出。     

利用FPGA实现数字锁相及频率转换

介绍了用ＦＰＧＡ（现场可编程门阵列）器件实现数字锁相环路和频率转换功能,分析了数字锁相环路的基本原理及实现过程,对设计实现过程中应注意的相关问题也作了具体讨论。     

基于FPGA的GPS接收机跟踪环路设计与实现

为提高GPS基带芯片跟踪环路的性能,提出一种基于FPGA跟踪环路的具体设计与实现方案.研究了GPS接收机跟踪环路的基本原理,在分析现有算法的基础上,采用锁频环辅助锁相环、动态码环和载波环辅助码环策略,利用Xilinx公司FPGA软硬交互工作方式的优点,在一片FPGA芯片上实现整体方案.该设计方案可提高系统的运行效率,节省系统资源,降低硬件成本.试验结果验证了其可行性与有效性.     

时域Reed-Solomon译码器及其在FPGA上的实现

基于Blahut提出的RS(Reed Solomon)码时域译码算法 ,提出了一种时域RS译码器 ,详细讨论了FPGA(现场可编程门阵列 )实现该译码器的过程 ,并以六进制RS( 63 ,4 7)码为例对用FPGA实现的RS译码器性能进行了分析 ,该译码器输入码流速率可达 6Mbit s,占用的FPGA (SpartanⅡ系列 )的资源不到相应频域译码器的一半。     

基于CORDIC算法的FPGA实现

在介绍传统的直接数字频率合成(DDS)技术和坐标旋转数字计算机(CORDIC)算法原理的基础上,就如何选择CORDIC算法的参数进行分析,并给出了推导过程。设计了一种基于高速并行流水线结构CORDIC算法的正弦信号发生器,在QuartusⅡ和Modelsim平台上综合和仿真表明,时钟频率可达205 MHz,误差在10-5数量级。给出了FPGA设计的具体过程,软件仿真结果和硬件应用结果。     

一种基于FPGA快速进位链的时间数字转换电路

设计了一种基于FPGA快速进位链的时间-数字转换电路.该电路采用延迟内插技术,引入双链结构消除建立/保持时间对寄存器阵列输出结果的影响,并采用半周期平均延迟测试法,在Xilinx Virtex-4芯片上实测获得了59.19ps的分辨率.该电路采用使能控制模块将寄存器阵列输出结果的锁定时间控制在一个时钟周期内.使用FPGA Editor软件对该电路中单级延迟宏单元进行配置,并利用用户约束文件替代传统的手工布局布线,使得电路具有可移植性.此外,利用该电路对实测芯片中的CLB组合开关参数进行了测试,结果满足数据手册中提供的参数值的范围.     

DDS技术的FPGA设计与实现

介绍了用Altera的FPGA器件(EPFl0K10)来实现DDS专用芯片的功能，详细讨论了DDS技术的FPGA的设计和实现．     

反馈式数字AGC的FPGA优化实现

新的全数字式反馈自动增益控制（ AGC)算法,采用硬件描述语言VHDL进行FPGA实现, MODELSIM仿真测试实验结果表明,该新方案实现简单、速度快,具有更小的资源占用、更快的收敛速度,有效地解决了无线通信系统中各种因素（距离、信道衰减、电磁干扰等)所造成的数字信号传输问题,具有良好的工业应用前景。     

岛式FPGA芯片布局布线改进的实现

针对FPGA布局过程与布线过程连接松散的问题,开发了一款改进的布局布线工具(IVPR).在布局过程中考虑了逻辑模块的引脚方向,以建立更准确的延迟预测,并预测逻辑模块在布线阶段使用的引脚方向,从而选择合适的延时值,使得布局与布线的结合更有效.针对高扇出线网,在布局过程中加入了线网终端对齐,并在布线阶段优先采用长线连接.以岛式FPGA芯片VS1000为例进行实验,结果表明,与经典的布局布线工具VPR相比,IVPR的电路延时降低了16.4%,布线资源利用率提高了1.9%.     

采用FPGA实现π/4 DQPSK调制器

介绍了π/4 DQPSK的调制原理,讨论了它的两种实现方法.最后采用Altera公司的Flex10K序列EPF10K10LC84-3芯片对π/4 DQPSK的FPGA实现进行了仿真研究.     

基于PCI总线配置FPGA的技术

FPGA广泛应用于现代仪器中,但是FPGA的固有配置方式限制了仪器测量功能的扩展和升级。本文分析了FPGA的配置时序,介绍了基于PCI总线和CPLD来配置FPGA的方法,实现了FPGA的在线重配置,方便了仪器测量功能扩展和升级。     

基于FPGA的光电二极管阵列驱动设计

空间生命科学实验中所使用的仪器有其体积小、功耗低、稳定性好等特点,有别于地面使用的一些仪器设备。针对空间应用的分光光度检测技术,设计了一种基于Field Programmable Gate Array(FPGA)的光电二极管阵列驱动方法。设计中,根据空间使用的特点遴选器件与技术方案,在单片FPGA上实现对自扫描光电二极管阵列的驱动及数据采集。该设计具有集成度高、功耗低、适应性好等特点,与空间应用要求相符。     

基于FPGA的可重构无线传感器网络节点设计

提出了一种简单的基于现场可编程门阵列(FPGA)模块来实现可重构无线传感器网络节点的方案.与传统方案相比,新方案较为精简,价格低廉,不再需要微控制器,大大减小了节点软硬件复杂度,可实现无线传感器网络节点的快速可重构设计.通过将自适应功率控制和低功耗媒体接入控制机制引入FPGA核,重构的节点大大地降低了功率消耗,充分表明提出的可重构设计方案是有效可行的.     

基于FPGA的IP仿真验证平台

IP（集成电路知识产权芯核）的仿真和硬件验证是IP开发中不可缺少的环节．文中基于FPGA（现场可编程门阵列）开发了一个IP仿真验证平台,并使用PCI（外部设备互连）总线来测试IP．用户只要将自已设计的IP插入所开发的仿真验证平台,就可以方便地对IP进行测试．文中还对所设计的平台进行了软件仿真,以验证其功能,并在载有Xilinx Spartan-3 600E FPGA的PCI插卡上进行上板调试．结果表明,所建立的基于FPGA的IP仿真验证平台可以对IP进行有效的仿真和验证,并具有良好的稳定性和实用价值．     

基于FPGA的变电站智能电子设备VGA控制器的研究

利用可编程器件FPGA实现VGA彩色显示控制器在工业现场中有很多的应用。用硬件描述语言VHDL对可编程器件FPGA进行功能模块设计、仿真综合,可实现VGA控制器显示各种图形、图像、文字等。     

基于现场可编程门阵列的步进电机运动控制系统设计研究

提出一种在多用途步进电机运动控制系统中应用现场可编程门阵列(FPGA)实现多台步进电机可变细分脉冲分配器的方法.按照运动控制系统的多用途特性要求和可逆循环计数寻址EPROM的思想设计可变细分控制策略,将控制步进电机运转的矩形脉冲波通过细分代码转换成阶梯近似、幅值恒定的正弦、余弦波.利用Verilog HDL硬件描述语言,并运用MAX plus II开发软件,在单片FPGA上实现了多台步进电机的脉冲分配器,负责细分代码的生成与输出,并在FPGA片内集成了大部分的MCU外围接口电路,包括MCU的译码电路、键盘和中断接口电路,使MCU软件结构和外围电路大为简化.结果表明,系统扩展方便,可移植性高,具有广泛的适应性.     

基于FPGA的远程健康监测救助仪

当今社会“空巢老人”现象日益突显,“空巢老人”健康状况出现异常时很难及时得到救助。系统基于FPGA技术融合多种基本生理参数传感器、GPS定位器、GSM通讯器,以此来实时监测用户的体温、脉搏、位置等信息,使监测人能及时了解到被监测人的健康状况。系统通过集成的语音芯片取代了以往的显示屏,降低了系统的功耗,并且采用EDA技术、FPGA技术设计集成电路并封装了各部件的通讯协议和控制逻辑,具备设计简捷及便于小型化的特点。     

基于FPGA的DDS波形发生器的设计与实现

介绍了DDS的电路结构及工作原理,并对各组成部分进行了理论分析,重点介绍了电路设计方法,并利用硬件描述语言VHDL实现,最后利用FLEX器件实现了DDS电路,给出了FPGA设计的仿真和实验.