数字频率合成器的设计与实现

本设计利用FPGA芯片实现直接频率合成器（简称DDS）系统电路的核心部分,采用VHDL硬件描述语言完成对DDS核心电路中各个模块的设计,并设计了与DDS系统相对应的外围硬件电路。这样设计的合成器能够利用8MHz的参考时钟信号合成出频率在O～500KHz的正弦波和余弦波。由于FPGA芯片具有现场可编程的特性,所设计的DDS能够根据不同的要求进行灵活改进,同时具有高集成度、运算速度快、低功耗的特点。     

一种伪随机控制的2 ASK 调制解调电路实现

设计一种以现场可编程门阵列（ FPGA ）作为伪随机序列信号发生器,通过级联方式实现幅度键控（ ASK）数字调制的电路实现方法。首先通过FPGA程序控制产生“0”、“1”等概的周期长度为15的伪随机基带序列,直接数字式频率合成器（ DDS）电路生成模拟载波信号,输入序列与载波信号进行ASK调制,再将ASK已调信号进行包络检波,还原出数字序列。电路测试表明,利用FPGA可以产生正确伪随机序列,ASK调制解调波形与理论分析一致,具有良好的应用价值。     

基于FPGA的GMSK调制器的设计实现

介绍了一种基于FPGA的GMSK调制器的设计实现.该设计充分利用FPGA内部丰富的Block RAM资源,采用DDS查表法对GMSK基带调制信号进行了实现,然后通过正交调制将基带信号变换到所需的中频频率上.经过测试验证,本设计实现的GMSK调制信号的EVM(RMS)在6%以下,能有效的满足系统性能指标.     

基于FPGA的直接数字频率合成器的设计

基于FPGA器件EP1K30QC208芯片,采用VHDL设计实现了一个相位、频率均可控制的数字频率合成器,并在ZY11EDA13BE试验系统中完成硬件测试。经实验验证,输出波形达到了技术要求,性能良好,控制方便,证明了基于FPGA的DDS设计的可靠性和可行性。     

基于MATLAB软件的FPGA课程实践教学的改进

针对现阶段FPGA实践教学中复杂设计难以快速、直观验证问题,本文以ALTERA公司的QuartusII软件为例,给出了一种利用MATLAB软件实现复杂FPGA设计验证的新方法,实现了对FPGA课程实践教学的改进。     

基于FPGA的DDS波形发生器的设计与实现

介绍了DDS的电路结构及工作原理,并对各组成部分进行了理论分析,重点介绍了电路设计方法,并利用硬件描述语言VHDL实现,最后利用FLEX器件实现了DDS电路,给出了FPGA设计的仿真和实验.     

基于FPGA的直流伺服系统设计

本文介绍了基于FPGA的直流伺服系统的设计。主要包括硬件电路组成、软件流程。FPGA的高速性与硬件支持是理想的设计数字伺服系统器件。利用Altera公司的DSP Builder可以方便快捷的在MATLAB中对部分功能进行仿真,测试其可行性,再生成FPGA的硬件描述语言,大大简化了设计流程与难度。     

基于FPGA的直接数字式频率合成器设计

采用FPGA可编程芯片实现直接数字式频率合成器(DDS)的设计方法,并用VHDL语言在EPM2C5T144C8芯片上实现了DDS的核心功能设计,通过MAX+PLUSII软件对设计进行了仿真,验证了设计的正确性.DDS中的相位累加器使该系统具有较高的频率分辨率,可实现快速频率切换,有广泛的应用价值.     

基于FPGA和双端口RAM的DDS任意波形发生器的实现

介绍了一种基于FPGA和双端口RAM的DDS任意波形发生器的实现方法。该系统使用单片机作为主控器,完成用户接口的处理和协调控制的功能,FPGA在实现了DDS中的累加器的功能的同时也集成了单片机的外围接口电路,双口RAM的引入使得在单片机向其写入数据的同时,FPGA可进行扫描输出,加快了系统速度。同时给出了在Proteus和Matlab下的仿真结果。     

基于FPGA的RS编译码器的实现

本文介绍了RS(112,128)编译码器的设计与实现,针对有限域乘法的代数运算规则,用FPGA设计了一种有限域乘法器结构,降低了编译码电路的复杂度,在传统译码器基础上,设计了一种新的BM迭代运算电路,并用Verilog语言实现了编译码器的各个模块功能,在现场可编程门阵列(FPGA)芯片上实现和验证了该设计结构。     

FPGA数字脉冲压缩系统的研究与实现

针对线性调频信号用FPGAIP核进行设计并实现了单通道的数字脉冲压缩系统．阐述了数字下变频、脉冲压缩的原理．介绍了系统的硬件结构、主要设计模块和在FPGA上实现对中频线性调频信号进行脉冲压缩处理的方法．最后给出了MATLAB仿真和FPGA硬件实验测试结果,验证了文中给出的数字脉冲压缩器设计的工程可行性．     

基于FPGA的多功能正弦信号发生器

系统以FPGA和单片机为核心,辅以必要的模拟电路,构成了一个基于DDS技术的正弦信号发生器.其主要模块有正弦波生成、频率控制、幅度控制、D/A转换和后级处理以实现AM、FM、ASK、PSK、FSK等功能.各模块均通过VH DL语言编程在FPGA上实现;后级处理采用低通滤波器和功率放大电路来提高波形质量和负载能力,最终得到所要求的多功能正弦信号发生器,在现代通信中具有良好的使用性.     

异步CORDIC处理器设计与FPGA原型验证

提出了用同步电路设计工具和同步FPGA进行设计和验证异步电路原型的方法,设计并验证了一款异步坐标旋转数字处理器(CORDIC).首先设计出同步CORDIC电路,并得到关键路径延时数据,然后采用和同步类似的数据通路,用组合电路设计的异步握手控制单元取代同步电路的时钟,利用FPGA的内部进位链来匹配数据通路的延时.整个电路全部采用Xilinx公司的FPGA设计工具 ISE7.1进行设计和验证,布局布线后的仿真结果表明异步CORDIC处理器工作正确,利用同步电路设计工具,可以快速验证异步电路原型,缩短异步电路的开发周期.     

基于FPGA的变频控制系统的实现

针对采用DSP实现空间矢量脉宽调制算法存在的时序错乱、相位抖动的问题,提出了一种基于FPGA实现变频控制的新思路.结合空间矢量脉宽调制(SVPWM)技术,采用DDS算法代替传统的DSP,产生SVPWM的正弦电压调制信号,并对传统的SVPWM算法进行了优化设计.在利用五段式原理进行空间电压矢量合成时,对开关矢量时间进行分配与重构,减少了FP-GA逻辑单元的占用率.最终利用QuartusⅡ进行软件仿真分析,并在实际硬件电路中进行了实验验证.实验结果表明,提出的SVPWM信号发生算法实时性好、可靠性高,可实现精确的变频调速,满足一般变频控制系统的要求.     

FQPSK-DSSS发送端的FPGA实现

利用通用FPGA开发平台,设计并实现了基于FQPSK调制的DSSS发送端。详细介绍了FQPSKDSSS发送端的设计原理和各个单元模块的FPGA实现方法,并利用示波器和扫频仪展示了FQPSK调制信号的时域频域性能。最后,利用Chip Scope与MATLAB进行联合仿真对所设计的FQPSK-DSSS发送端进行了验证。该设计成果无论对于飞速发展的个人移动通信业务,还是对于环境复杂、资源有限的深空通信来说,都具有较大的意义。     

一种多功能信号源的SoPC解决方案

探讨了一种运用SoPC技术,将Nios系统、DDS信号产生电路、等精度频率计电路嵌入到一块FPGA里,实现信号源的方案。由于FPGA可重配置的特性．信号源可以根据需要随时对主要功能进行修改,不必更换硬件。该信号源功能多,使用范围宽,精度高。系统的主要功能都在一块芯片上,抗干扰能力强,功耗低,体积小。     

中频直扩通信系统的设计与实现

介绍了中频扩频通信系统的设计和验证方法.中频直扩通信系统包含了两个部分: 中频信号源和中频直扩接收机.通过分析任务需求和性能指标,系统采用DDS专用芯片AD9954实现中频信号源,采用FPGA实现中频直扩接收机.该设计简化了硬件电路实现,缩短了开发周期,提高了系统的可靠性,满足了工程化要求.经实际应用验证,该设计简单有效,具有较强的实用性.     

基于EP1K30TC-114的DDS的优化设计与实现

为了提高系统速率和信号质量,改善系统的可控性,降低成本,笔者利用现场可编程逻辑门阵列FPGA芯片EP1K30TC-144成功地实现直接数字频率(DDS)系统合成,阐述了DDS的原理及其在FPGA中的设计思路、优化实现方法,电路结构,给出了DDS合成的VHDL源程序,克服了专用DDS芯片的输出频带范围有限,输出杂散大等缺点.     

一种多通道数字中频组件的实现方法

本文主要介绍了一种应用于数字阵列雷达中,利用ADC、FPGA、DDS完成多通道中频采样和中频信号产生功能的数字中频组件的实现方案和设计方法。经测试,该中频组件指标满足系统要求,并在工程应用中得到了验证。     

基于嵌ARM的电路自动测试系统的设计

本文介绍了一种基于嵌入式的电路测试系统的设计。区别于传统的基于通用工控机的电路测试系统,本文充分利用ARM、FPGA、DDS等先进技术的体积小功耗小的特点把传统的测试系统做进一步的改进设计,使得测试系统便于携带,性能更加优良。