高精度低消耗CORDIC算法设计

针对CORDIC算法存在硬件资源消耗大、输出精度低等问题，提出一种基于区间合并迭代的改进CORDIC算法.算法在两段式CORDIC算法的基础上，采用区间合并迭代来完成第二阶段的合并迭代运算.针对合并迭代中移位运算产生的截位误差，区间合并迭代通过减少数据移位的大小和次数来减少在合并迭代过程中产生的数据误差和资源消耗．仿真结果表明，改进CORDIC算法不仅保留了两段式算法在低时延上的良好特性，在寄存器消耗上也相比基本算法减少36.8%，相比三段式和两段式算法分别减少14.8%和9.5%.当给定16 bit的输出位宽时，改进算法的平均误差相比基本算法降低37.0%，相比三段式和两段式算法分别降低19.4%和24.5%，因此更适用于高速、高精度、低消耗的现代数字通信.     

定点CORDIC算法的误差控制

通过对CORD IC算法误差原因的分析,提出了一种降低定点算法误差累积的方法,从而可以使算法误差不随迭代深度增加而增加,进而得到更精确的函数值。文章首先分析了CORD IC算法的基本原理,依据此原理给出了典型CORD IC算法的基本结构,该结构可以用来有效计算超越函数的值;随即针对坐标转换时的误差累积效应以及误差较大的问题,给出了相应的误差分析以及修正的算法结构。FPGA仿真及实验结果表明,在不大幅牺牲速度的情况下,增加少量资源,可以在一定程度内控制算法的误差。     

直接旋转CORDIC算法及其高效实现

针对迭代方式运算的CORDIC(坐标旋转数字计算机)算法存在着输出延时大、运算速度慢、硬件消耗较多等问题,提出改进的CORDIC算法,将查找表法和传统CORDIC算法相融合,直接用二进制角度值的补码进行旋转计算.首先通过查找表将角度值细化,然后通过数学量化分析,根据细化后的较小角度补码,直接按其位值进行2-i角度的免缩放因子单向旋转,无须根据中间迭代结果判断次级迭代方向,有效减少迭代次数及中间数据处理时间.仿真实验结果表明:16位改进的CORDIC算法能有效输出正余弦值补码,最大时延降低37.5%,寄存器消耗节省47.5%,最高工作频率有所提高,平均误差值也有所减小.     

基于CORDIC算法的高斯随机噪声实时产生研究

该文提出了一种基于坐标旋转数字计算机（CORDIC）算法实时产生高斯随机噪声的硬件实现方法。运用变换抽样法处理均匀分布随机序列,实时产生一对独立的高斯噪声序列,处理过程中用到的对数、开方、三角函数等超越代数计算利用CORDIC算法,构建运算功能单元在超大规模集成电路上实现。硬件仿真结果表明,这种方法生成的高斯噪声精度高,误差小,性能稳定,硬件速度可达到90MHz以上,适用于高速信号处理领域。     

π/4单向最优迭代CORDIC算法的反正切计算

提出一种单向最优角度迭代的坐标旋转数字计算机(CORDIC)算法用于计算反正切函数值.运用角度区间折叠、选择最佳预设角和省略部分预设角等方法,将CORDIC算法的迭代范围缩小到[0,π/4],并且统一了向量旋转方向,实现了一种电路资源消耗少、迭代最短仅需1个时钟周期的电路设计.在Altera公司的QuartusⅡ平台上选取EP2C8Q208C8芯片进行仿真.实验结果表明:相比传统CORDIC算法,该算法计算所需的平均时钟周期缩短74%,硬件消耗降低18.1%,ROM减少62.5%,输出精度也有一定的改善,适用于实时性强和硬件资源有限的现代通信应用场合.     

基于小容量查找表的CORDIC算法设计

为了对流水线结构的坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)的实现时延和硬件资源消耗进行优化,提出一种仅基于查找表的新的实现方法,完全免除了迭代运算.该方法只需要一个较低容量的ROM表,以及对ROM表输出结果进行简单的移位运算,即可得到高精度的正弦波或余弦波输出.分别在Matlab、Modelsim以及XILINX ISE进行了理论仿真及实际验证,结果表明:这种CORDIC实现方法只需要2个时钟周期的处理延时,硬件资源消耗与其他实现方法相比也有所降低,最大工作频率也有一定提高.     

基于CORDIC改进算法的高速DDS电路设计

实现了一种改进的CORDIC算法,其迭代方向由输入角二进制表示时的各位位值直接确定,避免了CORDIC基本算法中迭代方向需由剩余角度计算结果决定的不足,提高了CORDIC算法的运行速度,并且基于这种改进的CORDIC算法和并行流水结构,完成了一种高速直接数字频率合成(DDS)数字核心电路设计.该电路在Jazz公司0.35 πm工艺(ri35sy101库)条件下达到1 GHz的工作频率,具有参数灵活可调特征,可作为IP应用于AD9858和AD9910等高端DDS芯片.     

CORDIC在基于FPGA的神经网络设计中的应用

在基于FPGA的神经网络设计中,提出一种采用直接坐标旋转数字计算机(CORDIC)算法计算神经元激励函数ex的方法,依靠移位和求和能够实现快速、精确的指数函数计算,较查表法和间接CORDIC算法既节省了大量片内资源,又提高了计算速度和精度.利用Xilinx公司ISE开发工具进行仿真实验,结果表明直接CORDIC算法的计算速度是间接CORDIC算法的14倍,证明了该算法计算指数函数的快速性与精确性.     

基于CORDIC算法的QDDS信号发生器设计

文章提出了一种采用CORDIC算法实现QDDS信号发生器的设计方法;设计采用VHDL语言描述硬件电路和CycloneⅡ系列FPGA开发平台实现,通过Synplify Pro进行优化综合和Modelsim SE验证.设计结果表明采用CORDIC算法设计的QDDS信号发生器具有运算速度高、电路规模小的特点,优于常用的查表法...     

电力系统潮流计算的计算机算法

主要针对大电网,多节点,复杂电力系统的潮流计算,采用迭代法,通过建立矩阵的修正方程来依次迭代,逐步逼近真值来计算出电力网的电压,功率分布。     

CORDIC算法的优化及其硬件实现

针对采用流水结构实现CORDIC算法时存在的不足,从旋转角度范围、旋转角度精度的调整,模校正因子的分解3个方面进行了详细的分析和讨论,并给出了相应的优化设计和改进措施．实现了基于FPGA的CORDIC算法全流水结构,最后用CORDIC算法实现信号发生器加以验证．     

基于FPGA的CORDIC算法研究

CORDIC（TheCoordinateRotationalDigitalComputer）算法是将复杂的数学函数化成简单的加法和移位操作,因此被广泛应用到数字信号处理算法的硬件实现中。基于CORDIC算法的流水线型的正／余弦运算电路具有精度高、误差小、电路结构简单等特点。     

基于CORDIC算法的磁编码器设计

利用两轴正交全桥GMR传感器芯片SAS012产生两路正交信号,并利用Cyclone系列FP-GA芯片EP1C6PQ240设计了一台磁编码器原型机.由于设计中采用了流水线结构的CORDIC算法,能很好地满足系统实时性要求,并进一步在FPGA中进行了数字滤波.在原型机上的实验测试结果表明,该磁电编码器8倍频输出结果稳定.     

基于双码本搜索的低延迟语音编码算法

将自适应码本搜索和代数码本搜索相级联的方法运用到低延迟码激励线性预测算法的矢量量化模块中,将传统的5维码本结构的LD-CELP的码率降为10k/s。通过PC仿真测试,其合成语音质量接近16kb/s的G.728。     

正断层错动下地铁盾构隧道变形破坏模型试验研究

为揭示跨隐伏断层地铁盾构隧道结构变形破坏特征,采用自主设计的模拟隐伏断层错动加载试验装置,开展1∶25几何比例的跨断层盾构隧道模型试验,分析正断层错动下盾构隧道的力学响应规律及变形破坏特征.试验结果表明：在2 cm正断层错动影响下,隧道纵向差异变形呈现非线性增大趋势,环缝接头张开变形主要位于断层下盘隧道拱顶及断层上盘隧道拱底,且环缝峰值张开量已超过盾构隧道接缝防水限值;断层延长线与隧道交界处管片直径收敛变形较为严重,该处管片呈现拱腰外侧受拉、拱顶及拱底外侧受压的受力状态;管片与地层之间接触压力受断层错动的影响较大,存在围岩挤压区与围岩松散区,但接触压力峰值相对较小;盾构隧道的主要变形破坏特征为环缝接头拉裂破损、管片纵向开裂及环缝接头变形,管片发生斜向剪切破坏及局部压溃破坏的概率较低.基于盾构隧道环纵向变形破坏特征,建议将管片环缝变形及接头混凝土拉裂破损作为界定跨断层盾构隧道结构破坏的主要控制指标.基于隧道的变形破坏模式,提出了跨断层盾构隧道结构设计及应对措施的建议.     

基于CORDIC算法的FPGA实现

在介绍传统的直接数字频率合成(DDS)技术和坐标旋转数字计算机(CORDIC)算法原理的基础上,就如何选择CORDIC算法的参数进行分析,并给出了推导过程。设计了一种基于高速并行流水线结构CORDIC算法的正弦信号发生器,在QuartusⅡ和Modelsim平台上综合和仿真表明,时钟频率可达205 MHz,误差在10-5数量级。给出了FPGA设计的具体过程,软件仿真结果和硬件应用结果。     

一种基于多叶节点生成树的低延时数据融合调度算法

无线传感器网络是物联网信息采集的基础载体。数据融合技术在节省无线传感器网络资源的同时会引起较大的延时。在实时应用场景下,研究最小延时数据融合调度问题就非常关键。首先给出了最小延时数据融合调度问题的形式化描述,依据多叶节点融合树有利于增加同时传输的节点数量的思想,提出了一种基于多叶节点生成树的低延时数据融合调度算法(LDAS),该算法包括多叶节点数据融合树的构建阶段和融合调度阶段。最后通过仿真和对比证明了方案的有效性。     

基于CORDIC算法的DDFS实现研究

介绍了CORDIC(坐标旋转数字计算机)算法实现直接数字频率合成器(DDFS)中相位到正弦幅度转换的原理,提出了一种优化的基于CORDIC算法的DDFS的FPGA(现场可编程门阵列)结构,并对其中的关键部件CORDIC处理器的结构进行了较详细的描述.该结构在一定的输出精度下可以达到较好的无杂散动态范围(SFDR),同时需要的硬件资源较少,便于FPGA实现.