基于VHDL语言的CISC-CPU系统设计

应用XILINXISE软件开发平台,采用自顶向下的设计方法及VHDL语言描述开发设计了CISC-CPU系统.将CISC-CPU划分成九个基本功能模块,进行编译综合及仿真,给出了指令执行的仿真波形,验证了CPU指令的功能.     

基于VHDL语言的数字电路设计

简要介绍了硬件描述语言VHDL语言的基本结构 ,并将应用VHDL语言的软件设计方法和传统的数字电路硬件设计方法相对照 ,阐述了其在数字电路设计上的应用     

基于VHDL语言的数字系统的设计

本文介绍了VHDL语言及其基本特点和VHDL语言在数字频率计中的具体应用,说明了用VHDL语言设计数字系统的方法,并给出了仿真波形图。     

循环冗余校验CRC的分析及硬件实现

为保证数据传输的正确性,需要对通信过程进行差错控制.循环冗余校验CRC由于编码简单、误判概率低,在通信系统中得到了广泛的应用.介绍了循环冗余校验码的基本原理,重点分析了其硬件电路的实现方法,并在此基础上用VHDL语言设计了CRC编码程序,给出了应用于通信系统中的仿真结果.     

基于VHDL语言在电路设计中的优化探讨

对VHDL语言在电路设计应用中,如何优化电路结构进行一些探讨,通过从描述方式、算法的改进和优化、断言语句的综合优化等几个方面提出了优化方案,并结合实例进一步分析VHDL综合优化的实现效果.     

实现VHDL与Verilog HDL混合编程的一种方法

介绍了一种在Maxplus Ⅱ下实现Verilog HDL语言和VHDL语言混合编程的方法，并进行了比较．以CRC电路为例进行了介绍．在混合编程的指导思想下，可以实现Verilog HDL和VHDL编写的模块．     

CRC编码算法研究与实现

目的研究CRC编码中模2除法运算的规则,解决CRC编解码过程中的延时问题。方法对CRC编码中模2除法进行变换,得出一种无延时、简单、实用的编码算法。结果采用Verilog语言设计一个经过验证的16位无延时的CRC-16软核。结论该软核可直接应用到具有CRC-16校验电路的收发器中。     

一种基于VHDL的线性卷积快速算法

传统的线性卷积方法在处理实际工程中经常遇到输入序列具有较长持续时间的情况时，无法达到信号“实时”处理的要求，一般采用分段卷积的思想完成设计。文章设计了一种基于VHDL的快速线性卷积的模块，该模块以XILINX公司的FPGA芯片VIRTEX2V3000作为控制和处理核心，经检验该方法正确且能很好地满足对信号进行实时处理的要求。     

基于VHDL语言及GW48系统的实验仪器定制技术

在介绍VHDL语言的基础上,以正负脉宽可数控的信号发生器为例,分析了在GW48实验开发系统上实现仪器定制技术的方法,真正实现了实验仪器的"所欲即所得",为教学和科研提供了一种仪器获得方法,具有一定的实用性.     

基于VHDL语言的数字频率计设计

传统数字频率计由于在高频段受基准时钟频率的限制,其测频精度受到很大的限制.本文应用EDA技术,很好的解决了这一问题.文中论述了数字频率计的设计原理、开发环境、设计步骤、设计框架,以及应用VHDL语言对系统的实现方法,说明了各模块和系统输入输出信号的功用.应用MAX＋PLUSⅡ对系统进行仿真验证,结果表明所设计的数字频率计不但测频精度达到较高的水平,而且能够实现连续不间断测频.     

并行CRC算法硬件实现研究与VHDL设计

介绍了循环冗余校验码(CRC)的生成算法,在分析讨论了几种常见CRC算法硬件实现的基础上,以VHDL给出了一种简单通用的CRC并行计算实现方法.该方法适用于各种不同的CRC生成多项式和各种不同的信息码宽度(如8位、16位、及32位等),经Altera公司的EDA开发工具软件QuartusII6.0编译、综合、优化、适配和仿真,得相关的时序仿真波形图、RTL图和占用硬件资源报告.分析各种数据报告可知设计意图得到了有效的贯彻.该设计最终还以杭州康芯公司GW48系列的SOPC/EDA实验开发系统所带的Cyclone系列中的EP1C12Q240C8芯片为硬件载体,经下载测试证实了设计的可靠性.     

基于MODBUS协议的CRC编码研究

MODBUS协议是工业现场常用的通信协议，它描述了一个控制器请求访问其他设备的过程，回应来自其他设备的请求．以及如何侦测并记录错误信息。介绍了ModBus协议原理及其CRC编码方法，研究MODBUS协议的CRC编码．并给出计算上位机16bit Modbus CRC编码的程序代码。     

基于FPGA的PCM基群设备串行通讯CRC校验的实现

在2048kbit/s的PCM基群设备中采用CRC校验方案,可实现准确的串口通信,选用Altera公司的cycloneⅡ系列的EP2C8Q208C8芯片,实现基群设备中CRC串行通信的接收、发送和接口控制功能,采用verilog语言实现CRC算法,并用QuartusⅡ软件平台进行多字节校验仿真,最终下载到芯片上实验,实验结果与理论分析一致,提高了PCM基群设备通信的速率和可靠性.     

通用并行CRC计算原理及其硬件实现方法

通用并行CRC算法及其硬件实现方法 ,适用于不同的CRC生成多项式和不同的并行数据长度 ,与目前常用的查表法相比较 ,不需要存放余数表的高速存储器 ,减少了时延 ,并可以通过增加并行数据长度的方法来降低高速数据传送系统的CRC运算时钟频率 .     

基于OpenGL的线积分卷积的实现

基于 OpenGL实现了科学计算可视化中传统的线积分卷积算法,因 OpenGL能达到的数据精度较高,此方法取得了和快速线积分卷积算法相似的效果,在矢量场可视化中仍有重要的实用价值.     

一种基于CRC32编码的PE可执行文件加密方法

在深入研究CRC编码原理和分析PE可执行文件格式的基础上,提出一种基于CRC32编码的PE可执行文件加密方法．实践证明该加密方法具有较好的安全强度．     

信道编码方法分析与循环码编、译码实现

介绍了循环码编译系统的特点。从一个(15,6)循环码编译实验系统入手,分析研究其编、译码实现方法,并在仿真软件QUARTUS II上具体实现。在实验中,输入6位信息码元CDIN,经编码器编码后,可得到码长为15的输出信号CDOUT,信道无错码条件下,把CDOUT作为译码器的输入。     

CRC码的Simulink仿真实验

介绍了CRC码的原理，给出了基于Simulink进行循环冗余校验码的仿真实验过程，对于类似的实验具有借鉴意义。