布局中的布线拥挤度估计及其优化

针对版图设计阶段越来越严重的布线拥挤问题,提出了一种有效降低布线拥挤度的标准单元布局算法.它是在高质量线长优化布局之后对布线拥挤度进行单独优化.该算法使用一种新的改进的布线模型对芯片的布线情况进行估计,采用以线网为中心移动的优化方法解决局部区域内的布线拥挤问题.实验结果表明,该算法在使线网总长略微增加的同时使芯片的布线拥挤度问题得到了很好的解决.     

基于拥挤度的旅游路线优化模型研究

景点游客的过度拥挤容易导致安全事故和游客的旅游体验下降。为游客设计并推荐旅游路线是一种有效的客流引导方法。采用景点拥挤度来描述景点的拥挤状况,提出了旅游体验效用函数。以此为基础,在考虑景点服务时间、旅游时间和费用预算等约束条件下,建立了基于旅游体验效用最大化的旅游路线优化模型,设计了蚁群算法求解。为验证所建模型和算法的有效性,以设计的旅游交通网络为例进行了分析。结果表明：景点拥挤会影响到游客在景点的旅游活动时间和旅游体验效用。在旅游路线优化中应考虑景点拥挤因素,以便为游客提供最佳的游览方案。     

基于自由分层的通道区布线算法

本文在分析线网之间关系的基础上提出了自由分层条件下的通道区布线模型:同层限制图 Gs,相交图 Gi。基于这一模型,分析了二层布线条件下对线网分层和布线序的基本限制,导出了分层的基本原则。在此基础上,分析了线网可 overlap 的性质和条件,从总体分析的思想出发,提出了直接以完成布线通道区所需面积最小化为目标的分层布线算法。实验结果表明,通道区布线面积和通孔的数目比基于横竖分层的布线算法有较大减少,对于Deutsch's difficult example,该算法获得18个 track 解。     

基于Hopfield神经网络模型的通道布线算法

本文探讨了用Hopfield神经网络模型解决通道布线问题的一种新算法。算法描述了Hopfield模型与通道布线问题的映射方法和网络能量函数的构造方法,在能量函数中既考虑了合法解约束项,又考虑了优化解约束项,从而提高了布线质量。本文的意义还在于它证明了用Hopfield网络求解通道布线问题是可行的,有效的。     

一种新的以时延优化为目标的布线算法研究

为了满足超大规模集成（ Ｖ Ｌ Ｓ Ｉ）并行系统和同步系统的需要,提出了一种以线网时延方差最小和时延均值小为目标的 Ｖ Ｌ Ｓ Ｉ版图布线算法,较好地解决了 Ｍ 规模并行系统及同步系统中时钟信号传输的均衡性问题,具有方法独特、算法简单、可并行处理等特点,实验结果运作良好。     

考虑拥挤费用条件下的轨道交通客流分配模型

以往的轨道交通网络客流分析常以乘车时间、换乘时间为主要影响因素,但在实际调查中除上述影响因素外,乘车拥挤延误时间和换乘排队时间也是乘客在路径选择时的重要考虑因素.以改进后的广义费用模型为基础提出城市轨道交通随机均衡配流(SUE)模型,并给出相应的MSA算法步骤进行求解.     

八角形斯坦纳树问题的文化基因算法

针对多端线网互连问题,提出以超大规模集成电路物理设计中布线阶段应用较多的斯坦纳树为切入点,采用一种基于种群的全局搜索和基于个体的局部启发式搜索相结合的文化基因算法,对八角形斯坦纳树的结构进行优化,从而进一步缩减线长. 使用Prim算法预处理取得初始种群,并重新修改了原本的文化基因的编码以及相关操作,以便可以处理八角形斯坦纳树构建这一离散问题,利用八角形结构,使其能在全局范围内,快速收敛并全局寻优. 实验结果表明,所提算法能获得较好拓扑的八角形斯坦纳树,快速得到多端线网最优或者较优的布线结果,缩减布线的线长.     

拥挤度对公共交通方式选择意愿的影响

针对公共交通方式出行特点设计了RP(revealedpreference)与SP(stated preference)调查结合的方法,并根据正交试验设计的原理对SP调查中的变量和水平进行组合设计;提出根据立席密度对拥挤程度进行描述的方法,并对拥挤程度进行分级.以此为基础,建立包含时间、费用和拥挤度的离散选择模型,通过对拥挤度的弹性分析研究其对出行者交通方式选择意愿的影响.实例证明拥挤度对出行者交通方式选择产生巨大影响,是在构建常规公交和轨道交通方式的效用函数和方式竞争选择模型时不可缺少的因素.     

一种基于模型逼近度的变步长BP算法

从步长选择的角度出发，提出了一个基于模型逼近度的变步长ＢＰ神经网络学习算法。数值结果表明该算法具有良好的收敛速度。     

集成电路设计中布线问题的模拟退火算法

模拟退火算法是解决组合优化问题－特别是NP完全问题的最有效的算法之一，它通过独特的在一定的概率下接受恶化解的机制，使算法跳离了局部最优的“陷阱”，利用模拟退火能够实现集成电路布线的优化。     

基于蚂蚁算法的拥塞规避路由算法

对业务提供服务质量(QoS)保证,是提高网络效率的重要方法。现有网络常用的路由算法(比如链路状态路由算法)都不具有拥塞响应机制,当一条链路即将或者已经发生拥塞时,只有简单的丢弃数据包。提出了一种基于蚂蚁算法的拥塞规避路由算法。该算法加速了蚂蚁路由算法探索最优路径的过程,并且能够对链路的拥塞状态做出快速反应,分散流量,以避免链路的拥塞。通过仿真,结果表明:该算法在数据包传输时延和网络丢包率性能上,比现有的链路状态路由算法具有明显的优越性。     

Fault-tolerant routing algorithm for network-on-chip based on dynamic XY routing

In order to ensure the reliability of network-on-chip (NoC) under faulty circumstance, a dynamic fault tolerant routing algorithm is proposed. This algorithm can implement detour routing when there are both static and dynamic permanent faults in the network. That means the packet is able to move around the faults to the destination with a non-minimum path. In addition, the multi-level congestion control mechanism gives the algorithm the ability to distribute the load over the whole network and to avoid hotspots around the faults. Simulation results demonstrate the advantage of the proposed routing algorithm in terms of average packet latency and packet loss rate compared with negative-first routing algorithm and DyAD routing algorithm in the presence of permanent faults. For the proposed algorithm, it can get much less average packet latency and lead to less than 20% packet loss rate. Biography: LI Xiaohui (1982–), male, Ph.D. candidate, research direction: SoC design Methodology, NoC design.     

一种并行的有限域乘法器结构

提出了一种并行的有限域GF(2^m)乘法器结构．有限域乘法由多项式乘法和模不可约多项式f(x)两步实现．把多项式被乘数和乘数各自平分成3个子多项式,多项式乘法由子多项式的乘法和加法实现．当多项式的度m=500时,与传统的Mastrivito多项式乘法相比,所提出的多项式乘法结构可以减少33．1％的异或门,减少33．3％的与门．为了简化,采用特殊不可约多项式来产生有限域,此有限域乘法器结构适合高安全度的椭圆曲线密码算法的VLSI设计．     

传感器网络中一种新的跨层自适应拥塞控制策略

针对无线传感器网络中的拥塞问题,在已有的SenTCP协议的基础上,提出了一种跨层自适应拥塞控制策略（CACC）该策略根据监测到的节点拥塞信息,自适应地调整上游节点的信道接入优先级,使整个传感器网络中的节点根据局部的拥塞状态动态自适应地调整信息发送速率,从而有效地解决了传感器网络中的拥塞控制问题。     

智能PID拥塞控制算法

针对主动队列管理(AQM:Active Queue Management)几种算法存在响应时间较长并在时延较大时都不能使队长度收敛到期望值的问题,提出一种智能PID(Proportional Integral Differential)控制主动队列管理算法,给出了该算法的详细描述.仿真实验表明,该算法不仅在时延较小的情况下是稳定的、鲁棒的,且响应速度优于REM(Random Exponential Marking),PI(Proportional Integral)控制,PID控制等算法.同时,对于大时延的网络,该算法也是稳定、收敛的.     

Incremental Placement-Based Clock Network Minimization Methodology

Power is the major challenge threatening the progress of very large scale integration （VLSI） technology development. In ultra-deep submicron VLSI designs, clock network size must be minimized to reduce power consumption, power supply noise, and the number of clock buffers which are vulnerable to process variations. Traditional design methodologies usually let the clock router independently undertake the clock network minimization. Since clock routing is based on register locations, register placement actually strongly influences the clock network size. This paper describes a clock network design methodology that optimizes register placement. For a given cell placement result, incremental modifications are performed based on the clock skew specifications by moving registers toward preferred locations that may reduce the clock network size. At the same time, the side-effects to logic cell placement, such as signal net wirelength and critical path delay, are controlled. Test results on benchmark circuits show that the methodology can considerably reduce clock network size with limited impact on signal net wirelength and critical path delay.     

Fast VLSI Implementation of Modular Inversion in Galois Field GF（p）

Modular inversion is one of the key arithmetic operations in public key cryptosystems, so low-cost,high-speed hardware implementation is absolutely necessary. This paper presents an algorithm for prime fields for hardware implementation. The algorithm involves only ordinary addition/subtraction and does not need any modular operations, multiplications or divisions. All of the arithmetic operations in the algorithm can be accomplished by only one adder, so it is very suitable for fast very large scale integration (VLSI) implementation. The VLSI implementation of the algorithm is also given with good performance and low silicon penalty.     

基于改进欧几里德算法的可重构性逆元结构

基于欧几里德算法,提出了一种可重构的有限域GF(2k)(1相似文献   

改进的离散小波变换流水线VLSI结构

为了解决离散小波变换的流水线超大规模集成电路(VLSI)结构硬件开销大的问题,在翻转结构的基础上,提出了一种改进的流水线VLSI结构.该结构采用合并提升步骤和流水线设计的方法,有效调整了原始数据的运算路径;其二维离散小波变换的结构由列滤波模块、2×2转置模块、行滤波模块和缩放模块4部分组成;行和列滤波器同时进行滤波,2×2转置模块实现了用几个寄存器代替大量的中间转置存储空间,并引入4选1的多路选择器到缩放模块中.实验结果表明,在关键路径的约束条件下,这种结构有效减小了硬件开销,降低了功耗.     

TCP网络的拥塞预测控制策略研究

针对Internet网络系统的拥塞控制问题,提出了一种基于预测函数的拥塞控制策略。在离散化传输控制协议(TCP)动态拥塞窗口模型基础上,将IP网络转化为具有约束的预测控制,采用预测函数算法策略进行优化求解,使队列快速平稳地到达目标值。仿真结果表明该方法能够适应复杂的网络环境,控制品质优于RED算法和PID算法,具有较好的稳定性和鲁棒性,有效减少了网络不确定性带来的不利影响。