功率VDMOS用硅外延材料的制备

介绍了一种实用的VDMOS器件用硅外延片生长技术,该技术使用PE-2061S外延设备,通过特有的工艺技术,在直径0.12m重掺锑（Sb）衬底上,完成了高阻厚层N型外延片的生长。外延层厚度大于74μm,电阻率大于27Ω.cm,其厚度、电阻率及结晶质量等参数都得到了很好的控制,其中部分技术参数达到了国际先进水平。结果表明,该外延材料完全满足VDMOS器件的制作需要。     

功率VDMOS器件用N/N~＋型外延层过渡区的研究

该文主要对VDMOS器件用N/N＋型外延层工艺进行了分析,从造成过渡区展宽的三种因素进行了重点分析,并采用不同的工艺条件进行了相关的对比试验和研究,总结了外延层过渡区工艺规律并提出了改善方案。     

低功耗肖特基整流器件用200mm高均匀性硅外延层生长工艺研究

200 mm硅外延片是肖特基器件的关键支撑材料,但是大尺寸硅外延层生长面临反应面积大,易受热流场扰动影响的问题,导致采用传统外延工艺始终未实现预期目标。本文利用Centura外延炉,在200 mm的硅单晶衬底上化学气相沉积(CVD)了结晶质量良好且高均匀性的外延层,外延层厚度不均匀性<1.0 %,电阻率不均匀性<1.1 %,无滑移线、雾等缺陷。实验利用光学显微镜、傅里叶变换红外光谱仪(FT-IR)、汞探针电容-电压测试仪(Hg-CV)等测试设备分别研究了外延层的表面形貌、厚度和电阻率等参数。通过精确调节外延炉内的热场和流场分布,结合设计附面层杂质稀释、基座浅层包硅等技术,解决了参数一致性与稳定性问题,实现了高质量200 mm的硅外延层。     

低功耗肖特基整流器件用200 mm高均匀性硅外延层生长工艺

200 mm硅外延片是肖特基器件的关键支撑材料,但是大尺寸硅外延层生长面临反应面积大、易受热流场扰动影响的问题,导致采用传统外延工艺始终未实现预期目标。利用Centura外延炉,在200 mm的硅单晶衬底上化学气相沉积(CVD)了结晶质量良好且高均匀性的外延层,外延层厚度不均匀性1. 0%,电阻率不均匀性1. 1%,无滑移线、雾等缺陷。实验利用光学显微镜、傅里叶变换红外光谱仪(FT-IR)、汞探针电容-电压测试仪(Hg-CV)等测试设备分别研究了外延层的表面形貌、厚度和电阻率等参数。通过精确调节外延炉内的热场和流场分布,结合设计附面层杂质稀释、基座浅层包硅等技术,解决了参数一致性与稳定性问题,实现了高质量200 mm的硅外延层。     

功率VDMOS器件的新型SPICE模型

为解决垂直双扩散金属氧化物半导体(VDMOS器件)模型精确度差的问题,建立了一套新的VDMOS模型.与其他模型相比,该模型在VDMOS器件源极、漏极、栅极3个外部节点的基础上,又增加了4个内部节点,从而将VDMOS器件视为1个N沟道金属氧化物半导体(NMOS)与4个电阻的串联.采用表面势建模的原理计算了积累区的电阻,并对寄生结型场效应晶体管(JFET)耗尽及夹断2种状态进行分析,计算出寄生JFET区的电阻.分别考虑VDMOS器件外延层区与衬底区的电流路径,建立了这2个区域的电阻模型.模型仿真值与器件测试值的比较结果表明,该模型能够准确拟合VDMOS器件线性区、饱和区及准饱和区的电学特性.     

VDMOS功率器件的优化设计与研制

讨论了VDMOS功率器件的外延层结构,结终端技术,芯片背面多层金属化的优化设计理论与器件制造工艺技术;导出了BV_(DS)≥500V,I_(DS)≥IA的VDMOS外延层结构参数和终端结构模型与参数,给出了芯片背面多层金属化的工艺条件和制造VDMOS芯片的集成电路平面工艺流程.     

CVD法制备高质量硅外延片的工艺研究

本文采用化学气相沉积(CVD)法在单晶硅衬底上沉积硅外延层,同时研究了沉积工艺对外延层电阻率和厚度的影响规律。研究发现采用H2气变流量吹扫后可以有效抑制非主动掺杂,提高外延层电阻率的均匀性;衬底表面气流边界层厚度会对外延层的沉积速率有显著的影响。通过对沉积工艺的控制可以得到电阻率和厚度均匀性良好的硅外延层。     

VDMOS器件击穿特性研究

本文给出了具有场环和场板的穿通型ＶＤＭＯＳ结构的击穿电压的解析表达式。产通过与在ｎ／ｎ＾＋外延衬底上制造的带有场环的二级管结构的ＶＤＭＯＳ器件的实验结果，进行比较，二者吻合的很好。     

VDMOS器件微观结构研究

随着VDMOS器件的广泛应用及其制作工艺的发展进步，对提高VDMOS器件性能的研究也日益受到重视．通过利用扫描电子显微镜（SEM）技术，对VDMOS器件的纵向结构元素分布及其在硅腐蚀液腐蚀前后的微观结构变化进行了研究．SEM图像分析表明各元素分布区域界限明显，经过浓度配比为w（HF）：w（HNO：）：W（HAC）：1：10：7的硅腐蚀液腐蚀后的样品断面的微观结构清晰．     

大功率P沟道VDMOS器件设计与工艺仿真

作为现代电力电子核心器件之一的P沟道VDMOS(vertical double-diffuse,MOS)器件,一直以来由于应用领域狭窄而并未得到足够的研究。以P沟道VDMOS器件为研究对象,为一款击穿电压超过-200V的P沟道VDMOS设计了有源区的元胞结构及复合耐压终端结构,并开发了一套完整的P沟道VDMOS专用非自对准工艺流程。最后通过仿真得到器件的击穿电压超过-200V,阈值电压为-2.78V,完全满足了设计要求,也为下一步流片提供了有益的参考。     

薄层高阻硅外延制备工艺研究

轻掺硅外延层/重掺衬底结构作为现代电力电子器件的关键基础材料,其厚度均匀性、电阻率均匀性等关键参数与所制器件的性能密切相关。通常基于重掺衬底的轻掺硅外延层,电阻率比厚度数值至少会低1个数量级,可以有足够的反应时间爬升到稳定轻掺态。但在特定的应用领域,所需外延层电阻率高于厚度数值2倍以上,并且要求电阻率、厚度参数控制精确。传统外延工艺中电阻率受自掺杂影响,爬升速率缓慢,均匀性始终不能达到预期目标。基于外延掺杂机理,通过设计低温外延生长、基座包硅等多种手段,可有效抑制系统自掺杂干扰,实现了硅外延层厚度不均匀性1.5%,电阻率不均匀性2%的研制目标。     

硅外延工艺中HCl气相腐蚀技术研究

主要对硅外延工艺中的HCl气相腐蚀原理以及HCl气腐对外延工艺的作用进行了分析。从HCl腐蚀速率、腐蚀温度和对外延层电阻率均匀性影响等方面进行了重点研究,并采用不同的工艺条件,进行了相关的对比试验,总结了HCl气腐对外延层影响的规律。     

硅外延工艺中HCI气相腐蚀技术研究

主要对硅外延工艺中的IICI气相腐蚀原理以及HCI气庸对外延工艺的作用进行了分析.从HCI腐蚀速率、腐蚀温度和对外延层电阻率均匀性影响等方面进行了重点研究,并采用不同的工艺条件,进行了相关的对比试验,总结了HCI气腐对外延层影响的规律.     

硅外延片背面边缘异常黑斑原因分析及研究

随着客户对外延片边缘的关注度不断增加,部门对质量意识的不断提升,针对硅外延片边缘异常黑斑进行原因分析及研究,分别从异物沾污、晶棒缺陷、衬底加工及外延工艺方面展开分析,最终确定此异常现象为衬底加工中倒角工艺过度研磨及外延生长中HCL抛光共同导致。由此,供应商通过进一步改善倒角工艺,提高了外延片边缘质量水平。     

PIN光电探测器用反外延片工艺研究

创新性使用反外延法工艺,介绍了适用于制备近红外波段PIN光电探测器的硅外延材料的研制工艺,在区熔单晶抛光片上进行重掺导电层和支撑层的外延层制备。通过对硅源流量与掺杂剂浓度的精确控制,实现了快速外延生长和高浓度掺杂。通过精细的后期加工工艺,将高阻区熔层加工为厚度和表面质量均满足器件要求的有源层。结果显示,采用反外延法工艺得到的反外延材料片应用到PIN光电二极管中,不仅节省器件制备中的工艺程序,而且大大提高了器件耐压性。     

硅功率器件的电子辐照效应及其机理

电子辐照硅功率器件是七十年代初发展起来的新工艺,它利用加速器产生高能电子流辐照硅功率器件,使硅材料晶格中的点阵原予发生位移,造成简单的品格空位和间隙原子。这些空位和问隙原子要和硅中的其它杂质、空位相互作用,组成缺陷络合物,形成了深能级的复合中心,如氧宅位对、磷空位对、双空位对等,以控制少子寿命.为了克服目     

梁氏引线开关二极管用硅外延材料

介绍了研制适合梁氏引线开关二极管用的硅外延材料的工艺过程,通过采用CVD化学气相外延生长技术,对硅源流量与掺杂剂浓度进行精确控制,解决了满足梁氏引线开关二极管用的薄层高阻硅外延材料问题。     

大尺寸外延片表面暗点现象的工艺研究

对桶式外延炉在大尺寸外延片生长过程中出现表面暗点的形成原因进行分析,并结合桶式外延炉的结构特点,依据外延炉结构的气流模型提出对支承筒结构的改造方案。经实验验证,改造方案解决了桶式外延炉在大尺寸外延片生长过程中形成暗点问题,极大提高了产品合格率,降低维护成本,经济成果明显。     

重掺衬底/轻掺硅外延层制备工艺研究

轻掺硅外延层/重掺衬底的过渡层结构、厚度均匀性、电阻率均匀性等关键参数与所制器件的性能密切相关.通常基于重掺衬底的轻掺硅外延层,电阻率比厚度数值至少会低一个数量级,可以有足够的反应时间攀升到稳定轻掺态.但在光电探测应用领域,所需外延层电阻率高于厚度数值2倍以上,并且要求电阻率、厚度参数控制精确,均匀性好、过渡层窄,晶格...