完全基于绝热电路的静态随机存储器(SRAM)设计

为了降低静态随机存储器(SRAM)的功耗,提出了一种完全采用绝热电路实现的W A SRAM(W ho le A d iabaticSRAM),W A SRAM的译码部分、存储单元、读出放大等全部采用绝热电路结构。针对W A SRAM建立了功耗分析模型。基于0.18μm 1.8 V CM O S工艺,在不同频率下针对不同存储规模的SRAM进行了功耗仿真、分析和比较。实验结果证明,W A SRAM的低功耗效果十分明显,与传统CM O S电路实现的SRAM相比,在250 MH z频率下,W A SRAM功耗降低了80%以上。     

一种使用浮动电源线嵌入式超低功耗SRAM的设计

为了解决存储单元的亚阈值泄漏电流问题,分析了在深亚微米下静态随机存储器(SRAM)6-T存储单元静态功耗产生的原因,提出了一种可以有效减小SRAM静态功耗浮动电源线的结构,并分析在此结构下最小与最优的单元数据保持电压;最后设计出SRAM的一款适用于此结构的高速低功耗灵敏放大器电路.仿真测试表明,使用浮动结构的SRAM的静态功耗较正常结构SRAM的静态功耗大大减小.     

一种应用于SRAM中的高速电压模型灵敏放大器（英文）

设计了一种应用于静态随机存储器(SRAM)读数据过程中的电压型灵敏放大器(SA).与传统交叉耦合结构SA相比,增加了由NMOS管构成的第二级交叉放大电路及由上拉和下拉电路组成的输出电路.改进的结构能在快速而且高增益地放大位线上电压差的同时,改善灵敏度低的问题,确保了SRAM在不工作时数据输出端口的输出不受内部干扰.仿真结果表明,与传统结构相比,本设计减少了为确保输出节点全摆幅而所需的95%的位线上电压,同时在相同差分电压输入的情况下,响应时间减少了80%.     

基于CNFET的三值内容寻址存储器单元设计

通过对三值静态随机存储器(Static Random Access Memory,SRAM)单元和数据比较电路结构以及碳纳米场效应晶体管(Carbon Nanotube Field Effect Transistor,CNFET)的研究,提出了基于CNFET的三值内容寻址存储器单元设计方案。首先利用CNFET阈值可调特性和开关信号理论设计三值缓冲器,采用反馈控制连接技术实现三值SRAM存储;然后结合三值SRAM单元和三值逻辑原理设计三值内容寻址存储器单元;最后实验验证,所设计的三值内容寻址存储器单元具有正确的逻辑功能,且与三态内容寻址存储器单元相比功耗延时积(Power-Delay Product,PDP)降低约83%。     

适用于低功耗SRAM的高速电流模式灵敏放大器

提出一种新型电流模式SRAM灵敏放大器结构。该灵敏放大器采用两级结构, 通过增加一级基于锁存器结构的高速放大电路, 能够快速感应位线的电流变化并放大为全摆幅信号, 不仅能加快求值速度, 而且电流传送器还起到隔离直流通路、减少电路直通功耗的作用。 基于1.0 V/65 nm工艺的HSPICE仿真结果显示, 与WTA灵敏放大器相比, 该灵敏放大器速度提高17%, 功耗减少86%。     

可扩展和低功耗FPGA全定制配置电路设计

针对现场可编程逻辑阵列(FPGA)器件规模日益扩大带来的FPGA编程下载电路扩展性和功耗问题,采用层次化和模块化方法设计编程下载全定制电路,引入新的器件"左""右"分区选择信号,去耦合列地址和帧地址,同时用硬件可编程思想设计字线/位线基本控制单元.实验结果表明该设计有效解决了FPGA编程下载全定制电路部分的扩展性问题,适用于同系列不同规模的FPGA设计,并且与常规设计相比,全定制配置电路即字线和位线控制电路在面积分别仅增加0.6%和0.1%的代价下,功耗分别降低了46.6%和49.6%.     

嵌入式静态随机存储器的低功耗设计

介绍了多种最新的嵌入式静态随机存储器低功耗设计技术。存储器的总功耗为动态功耗和静态功耗之和。动态功耗又分读周期功耗和写周期功耗。减少动态功耗的主要技术：（1）降低开关电容。（2）降低充放电电压摆幅等。减少静态功耗的主要技术是降低衬底电流和栅电流等。对多种低功耗技术做了分析和总结,并提出了改进意见。     

一种应用于低功耗SRAM的新型预充电策略(英文)

针对传统预充电技术在SRAM每次读操作前都要进行预充电的方式,提出了一种新型的SRAM间歇式预充电技术,即只在位线电压较低时才充电的策略.该技术在面积不变的前提下降低了SRAM的读功耗,并且成功应用于8 KB 4路组相连cache中.为了精确验证该技术,将cache中的tag部分21×128 bit SRAM阵列及外围电路,分别采用传统预充电技术和该预充电技术进行单独仿真.Hspice的仿真结果表明,在SMIC0.18μm工艺下,工作频率为250 MHz,电源电压为1.8 V时,该技术在连续读操作过程中可以在保证读出结果正确的前提下,比传统方式节省大约24.4%的读功耗.     

嵌入式高速低功耗ROM设计研究

提出了一种改进的单相钟控的并联型ROM电路 ,该结构缩小了位线的电压摆幅 ,使电路速度提高 ,功耗降低 ,周边接口规整 ,连接方便 ,特别适合作为嵌入式ROM集成于片上系统 (SOC)中 .用 0 6 μmCMOS标准工艺设计了 1k× 2 8bitROM ,并嵌入微处理器芯片设计中 .模拟和流片结果表明 ,该ROM的读取时间小于等于 12ns ,功耗约为 0 82mW /MHz ,面积为 (0 6 4× 0 6 3)mm2 .     

一种新型电荷放大器的研究与设计

介绍了一种新型电荷放大器设计方法和电路.通过对电荷放大器电路的理论研究,提出用TL081取代大量的分立元件进行电荷放大器的优化设计方案,提高了电路的集成度,使其具有体积小、功耗低、寄生因素少和抗干扰性能强的优点.通过与标准电荷放大器的比较测试实验,验证了该电路的可行性和可靠性.     

eDRAM高速读写和紧凑式电荷转移刷新方案

提出了一种采用逻辑工艺、访存速度优化、降低刷新功耗的动态随机存储器（DRAM）,使其在嵌入式系统的设计与制造中易于与高性能逻辑电路融合.采用读写前置放大的高速读写方案,使DRAM读写速度得到了优化;采用紧凑式电荷转移刷新替代传统刷新方案,在降低了刷新功耗的同时,缩短了DRAM的刷新时间开销,提高了DRAM的数据可访问性...     

Ethernet controller SoC design and its low-power DFT considerations

In this paper, an Ethernet controller SoC solution and its low power design for testability (DFT) for information appliances are presented. On a single chip, an enhanced one-cycle 8-bit micro controller unit (MCU), media access control (MAC) circuit and embedded memories such as static random access memory (SRAM), read only memory (ROM) and flash are all integrated together. In order to achieve high fault coverage, at the same time with low test power, different DFT techniques are adopted for different circuits: the scan circuit that reduces switching activity is implemented for digital logic circuits; BIST-based method is employed for the on-chip SRAM and ROM. According to the fault-modeling of embedded flash, we resort to a March-like method for flash built in self test (BIST). By all means above, the result shows that the fault coverage may reach 97%, and the SoC chip is implemented successfully by using 0.25 μm two-poly four-metal mixed signal complementary metal oxide semiconductor (CMOS) technology, the die area is 4.8×4.6 mm2. Test results show that the maximum throughput of Ethernet packets may reach 7 Mb · s⁻¹. Biography: ZHENG Zhaoxia (1975–), female,Ph.D. candidate, Lecturer, research direction: system one chip (SOC) integrated circuits design.     

具有预启动、防闩锁功能的1.33倍新型电荷泵设计

设计了一种基于外接泵电容的1.33倍新型电荷泵电路.电路采用了预启动和衬底电位选择结构,并利用三相时钟信号方式控制电荷泵的工作状态.采用0.5μmCMOS工艺模型利用Cadence的Specter工具进行了仿真.结果表明：所设计的电路提高了芯片的启动速度,有效防止了闩锁现象的产生;在典型的3.3 V输入电压下,电荷泵效率为93.25%.与传统电荷泵相比优势在于输出电压低,有效地降低了无用功耗.1.33倍电荷泵必将具有广泛地应用前景.     

心电信号与气象因子同步采集系统的研究

研究发现,气象因子的变化会影响人体生理参数的改变。目前的研究都是基于事后的统计分析。为此设计了一种动态采集系统,用于对气象因子和心电信号进行24h的同步采集,从而揭示气象因子变化与心电信号之间的对应关系。系统选W78LE516单片机和CPLD来构造控制电路,用读写速度快、功耗低的低电压外部数据存储器CF卡存储采集完的信号。最终采集到的数据可以在上位机上显示波形。     

用于高速网络安全协处理器的抗功耗攻击AES算法引擎设计

为提高密码算法芯片抵抗侧信道攻击,尤其是功耗攻击技术的能力,针对一款用于高速网络安全协处理器中的AES(高级加密标准)算法引擎,采用了软件级数据掩模方法进行了抗功耗攻击的电路设计。该设计中的AES算法引擎的原始模块是一种加解密共用S-box的结构,采用2种完全不同的方法实现了抗功耗攻击电路:一种采用SRAM(static random access memory)方式来实现数据掩盖,另一种基于硬件复制方式。通过产生随机功耗或虚假功耗以掩盖实际功耗与加解密数据运算之间的关系。使用功耗仿真软件PrimePower进行仿真的结果表明,未加保护的电路在1 000条功耗曲线内就可以被攻破,采用了本设计的电路可以抵抗10 000条以上的功耗曲线,可见AES算法引擎的安全性有显著的提高。经FPGA(field programmable gate array)验证,证明本文提出的2种设计均是可行的。     

适用于位交叉布局的低电压SRAM单元

提出一种9管单端SRAM单元结构, 该种SRAM单元采用读写分离方式, 具有较高的保持稳定性和读稳定性。 该单元采用新的写操作方式, 使由其组成的存储阵列中, 处于“假读”状态的单元仍具有较高的稳定性, 因此在布局时能够采用位交叉布局, 进而采用简单的错误纠正码(ECC)方式解决由软失效引起的多比特错误问题。仿真结果显示, 当电源电压为300 mV时, 该种结构的静态噪声容限为100 mV, 处于“假读”状态的单元静态噪声容限为70 mV。     

一种面向输入缓冲交换机的多VC共享预取结构

针对目前交换机的输入缓冲区读延迟增大导致交叉开关吞吐率下降的问题,提出了多VC共享预取结构SPB,用于隐藏数据缓冲区SRAM的读延迟.设计了旁路写入控制、读写地址管理、预取管理等关键功能,用Verilog语言实现了SPB结构,通过模拟器测试了SPB结构的读写性能.模拟和分析结果表明,采用SPB结构的输入缓冲区能够降低读写延迟,提高输入缓冲区的写入和读出吞吐率.SPB结构能够被方便地应用于静态分配多队列或动态分配多队列缓冲区中,加快缓冲区的读写速度,从而提高整个交换机的吞吐率.     

高密度小型温盘驱动器伺服码刻写的研究

讨论了嵌入式伺服的码型、组成及相应格式与算法，对用传统芯片进行硬件设计的伺服编程电路的工作原理、寻道机理进行了阐述，提出了用ＣＬ－ＳＨ２６０大规模集成芯片进行伺服码编程电路的设计新方法     

使用89C52单片机的智能IC卡读写器

介绍一种基于89C52单片机加上少量外围接口电路，组成通用智能IC卡读写器的软硬件设计方法。提出双卡座的设计思路，优化接触式IC卡存储体的数据操作，包括针对医疗保险卡的操作细化。这不仅可对大容量的存储卡进行读写，也可进行保密卡的管理。实践表明，该智能IC卡读写器结构紧凑、简单可靠，适用范围广，具有较好的性能价格比。     

一种降低DRAM系统刷新功耗的混合主存设计

传统计算机体系结构中主存由动态随机存取存储器(DRAM)构成,而DRAM的刷新功耗随容量的增大而急剧增大.为应对这一问题,业界开始关注新型非易失性存储器(NVM).NVM具有掉电后数据不会丢失、不需刷新的优势,然而它们仍然处于研究阶段,单颗芯片的容量和价格不足以媲美DRAM,距离大批量投入商用仍有一段距离,因此,DRAM和NVM的新型混合主存结构被认为是下一代主存.本文提出一种SignificanceAware Pages Allocation(SA-PA)混合主存设计方案,通过将关键页分配到DRAM中,非关键页分配到相变存储器(PCM)中,采用DRAM和PCM并行结构,并采用Reset-Speed技术提高PCM的写速度,从而实现在不过分降低系统性能的前提下降低系统功耗的目的.结果表明,本文提出的SA-PA混合主存结构使得系统功耗平均下降25.78%,而系统性能仅下降1.34%.