基于IEEE-754浮点数标准的快速对数算法

依据IEEE-754浮点数标准,研究浮点数在内存中的存储格式,提出了基于C语言的快速对数算法。经验证,该算法速度快,精度高,代码少,占用内存少,适用于嵌入式处理器,尤其适用于没有硬件乘法器的处理器。     

同符号数相加“大数吃小数”的界限：理论分析

研究计算机内部二进制浮点数IEEE754存储规则及相加过程,给出数值计算中两同号规范化数相加发生“大数吃小数”现象的严格理论界限,为实际数值计算中避免此类现象提供理论依据,并利用所得理论对数值试验中的现象及结论进行解释.     

单精度浮点数到十进制数转换的IP核设计

采用FPGA进行数字信号处理的系统,总是要频繁的进行IEEE 754浮点数到十进制码的转换。设计针对FPGA的特点提出了一种以简单的移位和加减操作为核心的转换算法,并用VHDL语言编写了状态机结构的IP核。在EP1C6Q240C8芯片上实现了732个逻辑单元的使用以及69.21 MHz最大运行速度。     

基于FPGA的高速浮点加法器的实现

为降低设计成本、缩短设计周期、提高可移植性,设计并实现了基于CycloneIII型FPGA单精度32位浮点加法器。该加法器采用VHDL语言描述,流水线结构,符合IEEE754单精度浮点表示格式和存储格式。经过QuartusII、MATLAB和Model-SimSE进行联合仿真结果表明,系统的运行精度可以达到10-8数量级,同时该设计可参数化、可作为独立的子系统应用于其他数字信号处理领域。     

基于MODBUS的翠欧控制器与上位机通信研究

翠欧运动控制器是一种应用广泛的运动控制器,本文详细介绍了MODBUS协议RTU模式的数据传输技术和通过IEEE754标准实现浮点数和二进制的相互转化的方法,并且编写了上位机和翠欧控制器的通信程序,从而实现了翠欧运动控制器与上位机通信。     

基于AMBA总线的雷达信号处理IP的设计与实现

针对实现片上雷达的关键技术--基于标准片内总线的IP设计与复用,研究并设计实现了符合AMBA2.0 AHB Lite协议的用于数字下变频和数字脉冲压缩处理雷达信号处理IP.介绍了IP的总体结构和各子模块的设计,并使用ARM Versatile平台进行了原型验证.验证结果表明,协议实现正确,可以在73.31μs和15.84μs内分别完成1024点和256点数字脉冲压缩,脉压结果以块浮点格式或32bit标准IEEE754浮点格式输出.该技术可用于快速构建高速雷达信号处理系统芯片.     

基于AMBA总线的雷达信号处理IP的设计与实现

针对实现片上雷达的关键技术———基于标准片内总线的IP设计与复用,研究并设计实现了符合AM-BA2.0 AHB Lite协议的用于数字下变频和数字脉冲压缩处理雷达信号处理IP.介绍了IP的总体结构和各子模块的设计,并使用ARM Versatile平台进行了原型验证.验证结果表明,协议实现正确,可以在73.31μs和15.84μs内分别完成1 024点和256点数字脉冲压缩,脉压结果以块浮点格式或32 bit标准IEEE754浮点格式输出.该技术可用于快速构建高速雷达信号处理系统芯片.     

几种内部浮点数的表示法及相互换算

概述了计算机系统中常用的几种内部浮点数的表示方法，给出了各种不同浮点表示之间的转换算法和框图。这些算法对实现不同计算机系统间无格式浮点数的交换与共享是十分重要的。     

计算机中定点数与浮点数表示范围大小的研究

基于计算机中定点数与浮点数的表示方法,本文讨论了定点数与浮点数表示范围的大小问题,着重指出用相同的字长表示二进制数时浮点数表示的范围比定点数表示的范围大的误区,用实例给出了计算机中定点数与浮点数表示范围大小的具体情况。     

XML数据的存储

阐述了XML的概念及其发展由来，分析了使用XML作为数据存储以及结合数据库使用XML的情况，探讨了XML数据的有效存储结构，指出XML作为网上文档和数据交换的格式，由于查询语言的出现，不仅用来交换，也同样用来作为存储和查询的格式，是一种有效的存储系统。     

几种内部浮点数的表示法及相互换算

概述了计算机系统中常用的几种内部浮点数的表示方法,给出了各种不同浮点表示之间的转换算法和框图.这些算法对实现不同计算机系统间无格式浮点数的交换与共享是十分重要的。     

基于FPGA的系统频率的设计与实现

文章首先介绍了实数在计算机中的表示与存储,并分析了单精度浮点数乘法运算的步骤,接着重点阐述了在FPGA中提高系统时钟频率的算法设计以及实现.最后在设计中应该注意的问题作了小结.     

一种高性能FFT蝶形运算单元的设计

基于TSMC 0.18 μm CMOS工艺标准单元库,设计了一种高性能快速傅立叶变换蝶形运算单元.蝶形运算是快速傅立叶变换的核心,单元采用时间抽取的快速傅立叶变换基2算法、并行全流水结构,对IEEE 754单精度浮点数构成的复数进行处理,并可在同一个快速傅立叶变换处理器中并行扩展使用.逻辑综合与版图综合后的报告显示单元的核面积为1.96 mm2.仿真结果表明,单元能够稳定运行在200 MHz时钟下,输出数据误差小,使用一个该单元的快速傅立叶变换处理器完成1 024点数据运算需时27.6 μs,其速度、精度及面积完全达到了设计指标.     

c ++起长浮点类的设计及π 的精确计算

文中利用C 面向对象的编程技术，设计并实现了不受计算机位数和软件数据类型限制的，可以完成任意位数的浮点数存储，运算和输入输出的超长浮点类，并据此提出了基于级数的，对圆周率π和自然对数的底e精确到小数点后任意位的计算方法。     

基于CPLD的SAA7113的初始化及其控制设计

为了实现对视频图像的采集和多格式输出,通常使用低速存储器存储所采集的图像信息.笔者介绍了视频解码芯片SAA7113的特点及其应用,研究了基于CPLD对SA7113的硬件电路配置结构的实现,并给出了使用VHDL语言通过I²C总线进行初始化控制的编程方法,从而实现了视频采集和使用8 MHz/s的低速存储器存储所采集的图像信息,并能根据需要由多种格式输出.     

多格式海量数据统一存取的设计与研究

在目前的计算机应用中,很多行业都存在大量的大块数据文件,这些大块数据文件均以某种存储格式存储。在传统的应用中,软件都是以格式为中心来进行文件数据存取,如果换一种存储格式,一般也要修改软件代码甚至换一套对应的应用软件。提出了按照物理数据的格式,建立数据体的逻辑结构。通过对逻辑层的接口标准化,实现对文件数据操作的统一,从而实现多格式海量数据统一的存取方式。     

美国人是怎么设防的？

对计算机电子数据管理，美国联邦政府有套“联邦信息安全管理法”。该法规规定：所有政府部门的计算机数据储存标准格式为通用的“ASCII PLAIN TEXT”，即：使用1968年确定的7比特(7-bit)字符集的纯文本文件标准格式，其中除了最低限度的机器运作编码外，其余都是文字符号编码，没有字体、颜色和页面设计等等任何格式编码(二进制文件formating codes)。     

计算机图形学中图素的面向对象描述与存储

为降低软件开发的复杂度，提高软件开发的质量和可重用性，运用面向对象建模方法对计算机图形学中的图素进行了对象化分类与描述；同时，针对目前许多图形系统的数据模型在计算机内部表示上普遍存在不兼容，彼此间难以进行图形数据变换与共享的问题，提出了运用关系数据库存储图形数据，给出UML(Unified Modeling Language)模型向E-R(Entity Relationship)模型映射的方法，将对象建模过程中生成的图形数据存储到关系数据库中。该方法不仅为图形数据的存储提供了有效途径，同时使各种图形数据转换在关系数据库的基础上具有统一的标准。     

一种高性能的对象表示机制

针对当前OODB存储技术存在的问题，提出了一种对象存储结构方案，使用多个同步对象缓冲区(SBO)，使得在对象访问时，避免对象内外存格式的转换，提高查询处理的速度和支持应用程序的高效执行。同时提供了实现应用制导的对象存储结构的基础。     

NC-401数控车床与微型计算机的通讯研究

分析了录音磁带记录数据的萨斯城（Kansas）标准和Intel Hex数据记录格式及其在NC－401数控车床上的具体应用。通过解析NC－401数控车床的数据传输格式，实现了用通用声卡在计算机上砘取程序，从而代替了原机床用录音机存取程序，大大提高了程序存贮的速度和可靠性，为该机床的离线编程、调试及加工过程仿真创造了条件。