基于FPGA的高清晰度电视显示器测试信号发生器的研究与实现

对第一代高清晰度电视(HDTV)显示器测试信号发生器进行了重大改进，把由14片IC实现的数据存储阵列放进了现场可编程门阵列(FPGA)中，从而提高了FPGA的利用率，节省了成本，并提高了系统的可靠性，本仪器的功能仍是实现满足4种HDTV视频标准的中国电影电视行业推荐的13种测试图案。     

基于FPGA的脉冲发生器波形模块设计

基于FPGA具有高速可编程且其集成度高,功耗低、性能优秀且价格低廉、稳定性好的优点,外加一个可编程延时芯片来设计一个高精度脉冲发生器波形模块。利用VerilogHDL编写模块,用QuartusII进行仿真验证。     

基于FPGA实现的计算机与HDTV显示器测试信号发生器

为产生满足 14种计算机并兼容 4种高清晰度电视 (HDTV)视频标准的 13种测试图案信号,研究开发了计算机与高清晰度电视显示器测试信号发生器.采用现场可编程门阵列(FPGA)完成测试图案数据存储、各种视频标准时序产生及系统控制信号产生等核心功能.利用FPGA的现场可编程功能,采用多个EPROM存储FPGA配置.采用频率发生器技术为多种视频标准提供时钟信号.实践表明,以上方法可行,且成本降低,尺寸从 15cm×21. 5cm减小到11cm×14cm.     

基于FPGA的时钟采样帧发生器设计

在串行通信中,为使系统具有灵活的可编程性和可移植性,减小系统体积,降低开发成本,详细地描述了一种时钟采样帧发生器总体结构。结合FPGA特性和VHDL语言,对时钟采样帧发生器各组成模块进行了接口定义,同时在ModelS im SE中进行了功能仿真验证。圆满完成了基于FPGA的时钟采样帧发生器IP核设计。通过实践表明,设计的时钟采样帧发生器IP核可靠易用,可扩展功能强,满足了实际应用系统的技术要求。     

一种基于FPGA的信号发生器设计实现

应用VHDL语言及QuartusII软件提供的原理图输入设计功能,结合电子线路的设计加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器,它具有结构紧凑,性能稳定,设计结构灵活,方便进行多功能组合的特点,经济实用,成本低廉。     

基于FPGA的序列检测器设计

序列检测器是一种能够检测输入的一串二进制代码的电路,当该二进制代码与事先设定的码组一致时,检测电路输出高电平,否则输出低电平。序列检测器多用于通信系统中对同步码的检测,或者是对所需信号的提取,这在数字通信领域中有着广泛的运用。本文基于VHDL进行序列检测器的设计,所设计的序列检测器所检测的序列为"11101011"的8位二进制序列,并基于QuartusⅡ进行软件仿真并下载到FPGA实现,经检测输出结果符合设计要求。     

基于FPGA的北斗卫星导航信号发生器设计

设计了一种基于FPGA的北斗B1频点信号发生器,通过MATLAB对北斗B1频点的C/A码、D码及其被扩频后经过QPSK调制的卫星模拟信号分别进行了仿真,使用Verilog HDL描述了信号发生器,并使用ISE对设计进行综合实现,使用Modelsim对信号发生器内的模块进行仿真.实验结果验证了设计的正确性和可行性,为信号发生器的最终实现提供了强有力的支撑.     

基于FPGA的可配置伪随机序列发生器的设计与实现

 设计实现了一种数据率可调,m序列级数可配置的伪随机序列发生器.该设计在线性反馈移位寄存器基础上,通过线性反馈函数来产生模最长的m序列,并利用FPGA的可重构性与灵活性,采用硬件描述语言VHDL进行设计,使用Quartus Ⅱ 8.0进行综合布线,最终适配到DE2开发板用示波器等设备进行了测试.系统设计具有结构简单、安全性高、运行速度快、灵活性强,可被广泛应用于网络、通信、信息安全等领域.     

基于FPGA的信号发生器按键LCD模块设计

本设计应用可编程逻辑器件FPGA,设计一个DDS信号发生器的频率字输入和波形与频率显示模块.采用多个按键输入频率,其中每个按键处理十进制频率中的一位数字的输入,同时使用累加方式算出相应的频率字.与大多数DDS信号发生器采用的FPGA＋单片机方案相比,既节省了成本又充分利用FPGA内部资源.     

基于FPGA的正弦波PWM信号发生器的设计

采用Altera公司的Cyclone系列FPGA为数字平台,利用Quartus II6.0已有的模块在FPGA中设计出了PWM信号发生器,整个系统可以实现频率、幅度均可调的信号输出。在产生某一频率信号时,让采样脉冲的周期保持不变,在每一个采样周期内改变一次占空比,改变的规律按正弦表变化;在产生高低不同频率的信号时,为了降低对滤波电路的复杂度,采用插空法使得输出的PWM波频率恒定。经过验证,设计系统的输出信号具有以下特点:稳定性和平滑性均较好,相比传统的信号产生方式,具有较高的频率分辨率,且易于实现频率幅度的数控调制,输出信号频率在1 Hz～1 MHz可调。     

基于FPGA的DDS信号源设计

DDS 是从相位的概念出发进行频率合成的一项新型技术.该文简要介绍了DDS 的工作原理,设计思路和实现方法.该文设计的基于FPGA的DDS信号发生器,频率步进可以很小,切换速度快,频率控制容易,电路设计简单.     

汽轮发电机组轴系扭转振动测试

研究了汽轮发电机组轴系扭振固有频率的现场测试 ,着重分析了激振方法和有关测试技术要点。试验结果表明 ,稳态不对称短路变频激振法不仅能够测得轴系低阶固有频率 ,而且能够测得一些高阶频率     

基于TMR的FPGA单粒子加固试验探究

设计了一个可对基于静态随机存储器的现场可编程门阵列进行单粒子效应测试的系统.采用三模冗余和定时回读重配的方法对待测器件进行单粒子加固.测试电路为移位寄存器链,定时回读的间隔约为80 ms,测试时钟为10 MHz.在非辐照环境下先进行了单粒子翻转的仿真试验,获得系统基本参数后,在兰州中科院近代物理研究所进行了重离子单粒子效应辐照试验.试验芯片为商用FPGA,辐照试验增加单粒子闩锁监控,观察不同注量率下待测器件的加固效果.分析仿真试验与辐照试验结果,系统可正确实现加固与测试功能,也证明三模冗余技术结合回读重配方法能够提高FPGA芯片的单粒子加固能力.     

基于FPGA的HDB3编码一种简单实现

HDB3码（3阶高密度双极性码）保持AMI码极性反转的特点，减少了连0串的长度，有利于提取定时信息．通过对HDB3码编码原理的分析，提出一种基于FPGA的编码方法，并给出了VHDL语言的实现方法及仿真波形．此方法采用2位二进制码实现，在插入破坏符号的同时始终保持极性反转，简化了编程步骤，运行速度快，延时相对较小．由于FPGA具有重复可编程的特点，因而灵活性高，调试方便，且开发成本低，运行稳定可靠．     

基于DDS技术的FM信号发生器的设计及其FPGA实现

以FPGA为主要硬件,采用直接数字频率合成技术结合嵌入式锁相环,开发出了一种具有数字调制功能的FM信号发生器,并在自行研制的ALTERA Cyclone实验板上得到实现.经调试,该信号发生器的频率分辨率为0.596 HZ,最高输出载波频率达到10 MHz,同时具有输出相位连续,抗干扰能力强等优点.     

环形光纤延迟线高速脉冲串发生器的理论分析与设计原则

本文对用环形光纤延迟线产生高速光脉冲串的方法进行了理论分析,制定了一整套有关参数的计算和测试方法,并提出了整个系统的设计原则.     

CTCS-3级列控系统车载设备测试序列的优化

如何将测试案例组合成为最有效和最优化的测试序列,是车载设备测试的一个关键问题.将优化测试序列生成问题演化为邮递员问题,通过利用遗传算法解决邮递员问题的优势,将遗传算法应用于优化测试序列的生成.根据车载模式转换图构造测试子序列图,然后应用遗传算法求解得到优化测试序列.分析实验结果表明,此方法使得测试效率得到了大幅度提高,是一种优化测试序列生成问题的可行方法.