基于Wishbone总线结构的情景式IP核测试方案

随着集成电路技术的发展,IP核复用成为集成电路SOC设计的主流．该文通过对广泛应用于SOC设计中的Wishbone总线体系结构和国际上常用IP核测试方法的研究,提出一种基于Wishbone总线结构的情景式IP核测试方案．通过对该方案应用于实际项目后所产生实验数据的分析,证明这种IP核测试方案能大大降低系统层测试难度,加快系统层设计速度,并能显著提高测试激励效率和可观电路结构测试覆盖率．     

基于VHDL语言的IP核验证

1.引言在IC(integrated circuit集成电路)发展到超大规模阶段的今天,基于IP(Intellectual Property,知识产权)核的IC设计及其再利用是保证SoC(system onchip,片上系统)开发效率和质量的重要手段。如果能对IP核进行验证、测试和集成,就可以加速SoC的设计,而这需要从以下5个方面进行考虑。     

PCI总线目标控制器IP的设计

在芯片设计中采用IP(Intellectual Property)技术是IC设计发展到SoC时代的必然选择。建立IP库可以提高设计效率。在研究PCI总线规范的基础上,完成PCI总线目标控制器的功能描述和验证。从总体设计思路、各功能模块设计等角度对IP核的设计方法进行了介绍,并着重介绍了状态机的设计。结果表明,该IP核在功能和时序上符合PCI技术规范,达到了预定的目标。     

基于IEEE Std 1149.1-2001标准的TAP控制器设计

在边界扫描协议的实现过程中,TAP控制器的地位比较突出,是非常重要的一块.本文从协议要求出发,使用Verilog-XL对TAP控制器进行逻辑仿真,并用Design Comp iler进行逻辑综合,得到了符合要求的电路.基于IP设计技术,给本电路增加了扫描链,可以作为一个IP软核应用于集成电路的可测试性设计.     

关于GCNMOS的ESD保护电路的HBM的分析测试

静电放电(electrostatic discharge,ESD)是造成大多数的集成电路(integrated circuits,ICs)或电子系统受到过度电性应力(electrical overstress,EOS)破坏的主要原因。而HBM(human boby model)是ESD破坏IC的最常见的一种方式．因此要在IC中加入相关的保护电路,对一种GCNMOS(gate-couple NMOS)的保护电路进行详细的分析与测试。     

基于卡诺图的QCA电路结构优化方法

量子元胞自动机(quantum-dot cellular automata, QCA)由于其特殊的工作方式以及行为特点被视为潜在代替CMOS的新型技术之一。文章基于QCA提出一种简化现有电路结构并指导电路优化设计的方法,通过对比QCA元胞间响应器件提出QCA类IP核概念,并基于类IP核提出卡诺图优化电路结构的方法;在应用方面,选取了QCA类IP核中较为经典的异或类IP核对2项最小项和电路中最为复杂的电路进行优化,电路规模从三输入扩展至n输入;用工具QCADesigner验证优化电路的正确性,同时比较分析了优化电路与原电路各方面的性能参数。实验结果表明,基于类IP核卡诺图方法设计的电路各个性能指标均有提升,且输入位数越多越明显。     

EDA技术在数字集成电路设计中的应用（上）——数字集成电路的发展以及与EDA技术的关系

本文从当前数字集成电路的发展现状出发,阐述了引领当前数字集成电路快速向前发展的前沿技术:PLD技术、SoC技术和IP复用技术,简述了此三项技术之间的关系。从EDA技术的发展过程出发,分析了EDA技术的内涵、发展规律及其所面临的挑战和机遇,并深入剖析了EDA技术与当前数字集成电路设计的相互关系和结合方法。演示了EDA技术运用于数字集成电路设计中的应用实例。最终揭示了当前数字集成电路设计中摩尔定律的维持已经离不开EDA技术的辅助,同时EDA技术的发展又是以数字集成电路的设计应用为依托,而其直接结果将会缩短从概念到产品的距离。     

一种16位存储器版图的验证与参数提取

随着集成电路的发展,存储器在IC(IntegratedCircuit)即"集成电路"中地位越来越突出.阐述了对一种16位存储器版图设计中的DRC(DesignRuleChecking)即"设计规则检查"和LVS(LayoutVersusSchematic)即"版图和电路比较"、以及RC寄生参数的提取.     

混合式可重构数字多核并行处理器平台

一种高性能、RISC-VLIW融合的多核、可重构数字媒体处理器已经从专利发明顺利形成了一个先进的数据处理器设计平台(Digital Multi-processor Platform)。研发的结果体现若干先进处理器技术的融合。(1)应用:低功耗并行运算处理覆盖数字信号处理(DSP)、数字媒体处理(DMP)和超级并行处理器(SPP)的应用扩展领域;(2)体系结构:精简指令(RISC)和超常指令字(VLIW)处理器融合于同一个可配置的平台;(3)运算能力:处理器群调用异构的通用处理器核,使用两类处理器核实例:通用处理器核(包括ALU等的通用运算)和专用处理器核(包括DDCU的用户自定义运算核);(4)可配置和可重构:硅编译器、SoC集成工具、用户自定义运算单元、多核间的和槽内的流水线、包括运算单元的现场编程;(5)设计自动化平台:专用工具用于设计、分析与验证;与商业电子自动化设计(EDA)流程接口;(6)产品模式:硅知识产权(Silicon IP)、通用处理器芯片系列(IC Series)、定制单片系统(SoC)。命名为Fusion的融合式数字多核处理器平台把数个先进处理器技术集成到一个统一的体系结构和设计环境之中...     

促进集成电路产业国际竞争力

SSIP2008基于IP的集成电路设计技术国际峰会近期在沪召开,会议讨论了在世界金融危机及其国内外经济衰退的大背景下,对我国IC设计业的机遇与挑战.     

“科技评估与管理创新国际研讨会”在沪召开

SSIP2008基于IP的集成电路设计技术国际峰会近期在沪召开,会议讨论了在世界金融危机及其国内外经济衰退的大背景下,对我国IC设计业的机遇与挑战.     

利用数字技术的延时电路

本文根据 CMOS数字 IC原理 ,详细讨论了利用 CD40 6 0集成电路的 14级分频 ,实现延时的一种电路。     

参数化软IP核的速度、面积和功耗估算方法

鉴于可参数化的IP核是利用当代IC工艺快速增长集成能力的关键,提出了一种新的估算参数化软IP核速度、面积和功耗性能的方法．该方法通过将性能函数分解为互不相交的变量子集,解决了因配置多样性产生的组合问题．使用该方法,只需以ASIC设计流程实现IP核选定的几种配置便可以预测其他任意配置下的IP核的性能。     

IP设计中低功耗技术的实现及实例应用分析

集成电路进入SoC时代以来，功耗已经成为与面积和性能同等重要的设计目标，在无线、移动和嵌入式应用中，功耗指标甚至成为最重要的因素。本文以一视频处理器IP核为例，深入介绍了低功耗技术在IP设计中的实现及应用效果，为其他IP核的设计提供很好的参考借鉴。     

SDH环状数据网中的集成自愈策略

在多层次网络结构 (例如 IP over SDH)中 ,对业务的保护切换技术不仅仅在某一层中实现 ,而是在几层都提供了保护功能。目前同步数字体系 (SDH)层自愈算法都是为电路业务设计 ,具有保护切换速度快 (≤ 5 0 m s)的优点 ,但资源利用率低 (≤ 5 0 % )。IP层的保护策略是为数据业务设计 ,资源利用率高 (≈ 10 0 % ) ,但切换速度慢 (>5 0 m s)。文中提出一种新的集成自愈策略 ISH,结合 SDH层的自愈操作来传输保护信令 ,通过 IP层的网络算法来提高链路利用率 ,从而具有与 SDH自愈类似的保护切换速度 ,在业务均匀分布时显著提高了链路利用率。论文并对 ISH的网络容量与排队时延进行了分析和仿真。     

基于FPGA的8E1时隙交换的数字交叉IP核的实现

提出了一种基于现场可编程门阵列(FPGA)的数字交叉IP核的设计方法。整个设计使用自顶而下的方式,采用Verilog HDL进行描述,并给出了硬件的实现。仿真结果表明,该交叉IP核可以实现256×256无阻塞交叉矩阵。此法简单、高效,非常适合中小规模的交叉矩阵实现。     

成果集锦

本市自主设计开发出国内首枚硅基液晶(LCOS)微显示集成电路(IC)芯片,在IC芯片设计、液晶封装等关键技术上达到国内领先水平,结束了第一大支柱产业——信息产业无“津芯”的历史。目前,本市正将此“芯”应用于多种微显示数字产品,形成了从芯片设计、LCOS生产到显示数字产品的集成电路产业链。 信息产业已成为本市第一大支柱产业,但作为信息产业产品的核心,IC芯片设计,包括IC芯片的显示模块等关键技术和部件均掌握在国外少数公司手中,使信息产业链上游发展中缺少了自主研发这一重要环节。为此,市科委设立了IC芯片设计科技专项。经过3年科技攻关,南开大学承担的“LCOS新型显示器件中的关键件及系统研究”取得突破,设计出国内第一枚用于LCOS微显示的IC芯片。LCOS微显示技术能广泛应用于高清晰度投影机、高清晰度背投电视及计算机监示器、手机、虚拟电子游戏机等众多     

高性能的图像无损压缩知识产权核设计

为了解决海量图像数据对存储介质和有限的带宽造成的巨大压力,提出了高性能的图像无损压缩知识产权(IP)核,给出了相应的超大规模集成电路(VLSI)架构。通过对图像预处理模块进行兼容性优化,使其可以灵活处理多种规格的图像;优化离散小波变换(DWT)模块,提出了单加法器延时结构,使离散小波变换模块的最高工作频率达274MHz;IP核整体架构采用串并复用流水线设计思路,图像预处理和离散小波变换模块串行处理数据,算术编码和位平面编码模块并行处理数据,IP核内的所有模块均采用流水线设计方法,最终大幅提升IP核的吞吐率。实验结果表明,设计的IP核可直接接收光电耦合器件(CCD)相机的图像数据完成无损压缩并输出码流,该IP核在Xilinx Kintex-7KC705开发板上实现,最高工作频率达171 MHz,最大吞吐率达1 472 Mb/s,与现有图像无损压缩VLSI编码器相比,最高工作频率提升16%以上,最大吞吐率提升25%以上。     

SoC技术及其形成基础

SoC是利用EDA和HDL以及IP核，设计出性能价格比很高的片上系统。SoC技术是一最新设计方法的形成是许多电子技术发展的杰出成果。这些技术包括IC工艺、IP优化及EDA设计等。本文对SoC技术及其相关的技术作讨论。     

中规模集成电路功能的扩展问题

伴随着电子、通信、计算机、互联网等技术的飞速发展,各种功能的半导体集成电路(简称IC)不断地推陈出新,从小规模、中规模、大规模到超大规模,集成电路产品用途越来越广泛.如何正确认识和使用IC是大家经常遇到的问题,本文以各种数字系统中常用的中规模集成电路(MSI)芯片为例,分析其功能的扩展和灵活使用问题,从而更好地发挥MSI的作用.